朱慧瓏，男，中國科學院微電子研究所研究員，博士生導師。主要研究方向為超大規模集成電路器件與集成工藝的前瞻性研究。他提出了多項提高芯片性能的核心技術方案，包括雙應力薄膜、應力近臨技術、減薄柵極的應變MOSFET等。此外，朱慧瓏還較系統地研究了鍺和銻在SixGe1-x體系中的擴散現象，提出了新的數學模型及解析解法，并首次給出了精確描述鍺和銻在SixGe1-x體系中擴散系數的公式。
人物簡介
朱慧瓏，1982年9月獲中國科學技術大學物理系學士。
1988年9月獲北京師范大學物理博士學位。
1990年至2009年，先后在美國Argonne國家實驗室、UIUC、DEC、英特爾、IBM等任職。
個人成就
2000年-2009年 IBM半導體研究和開發中心(SRDC), 位于紐約的Hopewell Junction。.提出了多項提高芯片性能的核心技術方案，其中包括雙應力薄膜（Dual Stress Liner）、應力近臨技術（stress proximity technique）、減薄柵極的應變MOSFET等。較系統地研究了鍺和銻在SixGe1-x體系中的擴散現象，提出了新的數學模型及解析解法，并第一次給出了精確描述鍺和銻在SixGe1-x體系中擴散系數的公式。
1998年-2000年 英特爾(Intel), 位于加利福尼亞州的Santa Clara。研究和開發極大規模集成電路和芯片制造工藝的建模與仿真軟件。開發模擬芯片制造工藝(CMOS, 半導體存儲器, 離子注入, 摻雜擴散, …)的軟件, 并用于模擬CMOS器件的生產制造過程。指導公司與大學之間的研究合作工作。
1996年-1998年 數字設備公司(DEC), 位于馬薩諸塞州的Hudson。研究和開發大規模集成電路和芯片制造工藝的模型與仿真。設計實驗并用于校準硼和磷的擴散模型；并應用這些模型來模擬亞微米CMOS器件的制造過程; 參與器件的工藝設計。指導公司與大學之間的研究計劃。
1992年-1996年 伊利諾伊大學厄巴納尚佩恩分校（伊利諾伊大學厄巴納-香檳分校）材料研究實驗室(MRL)，位于伊利諾伊州的Urbana-Champaign· 用分子動力學研究納米粒子燒結過程的先驅之一；第一次發現了納米粒子超快速燒結（幾十微微秒）的現象并給出了理論解釋。據不完全統計，此項工作他引達139次。
1990年-1992年 美國阿貢國家實驗室(Argonne National Lab)材料科學部，位于伊利諾伊州的Argonne 。用分子動力學研究離子注入，原子混合，和原子擴散現象。
1988年-1990年 北京師范大學低能核物理研究所, 北京。從事原子擴散，離子注入表面該性和核反應堆輻射損傷的理論物理研究。
2013年 新型太陽能硅片電池的研究，和水射流專家紀新剛合作研究了硅片的加工工藝。
研究領域
納米器件關鍵工藝技術先導智能研究
獲獎及榮譽：· IBM全公司2007年度4名牽頭發明家(Leading Inventor)之一；· IBM半導體研究和開發中心2008年度的發明大師（Master Inventor）； · 2項專利獲IBM杰出專利獎; · 獲得IBM公司發明成就獎51次. 代表論著： 1) H. Zhu et al, “Improving Yields of High Performance 65 nm Chips with Sputtering Top surface of Dual Stress Liner,” VLSI 2007, pp180-181 2) H. Zhu et al, “On the Control of Short Channel Effect for MOSFETs with Reverse Halo Implantation” IEEE Electron Device Lett., vol. 28, no. 2, pp168-170, 2007。 3）H. Zhu, “Modeling of Impurity Diffusion with Vacancy-Mechanism in Diamond Lattice and Si1-xGex,” Electrochemical Society Proceedings Volume 2004-07, pp 923-934 4) H. Zhu et al, “STRUCTURE AND METHOD TO ENHANCE STRESS IN A CHANNEL OF CMOS DEVICES USING A THIN GATE”, US Patent application number: US20060160317A1 5) H. Zhu et al, “Structure and method for manufacturing planar SOI substrate with multiple orientations”, US Patent number: US7094634. 6) H.S. Yang and H. Zhu, “Method and Apparatus for Increase Strained Effect in a Transistor Channel,” US Patents: US7118999 and US7462915 7) K. Lee and H. Zhu, “Method for slowing down dopant-enhanced diffusion in substrates and devices fabricated therefrom,” US Patent: US7163867 8) B. Doris et al, “Structure and method to enhance both nFET and pFET 表演 using different kinds of stressed layers” US Patent Application: US20050093030A1 9) H. Zhu and R. S. Averback, "Sintering processes of two nanoparticles: a study by molecular-動力學 simulations," Phil. Mag. Lett. 73, no.1, (1996): 27-33. 10) H. Zhu et al, “Molecular-Dynamics Simulations of a 10-keV Cascade in Beta-NiAl,” Philosophical Magazine A71 735-758, 1995 承擔科研項目情況：現擔任“22納米關鍵工藝技術先導智能研究與平臺建設”課題首席科學家, 該項目屬國家科技重大專項“極大規模集成電路制造裝備及成套工藝”.
參考資料 >