雷火体育平台,乐视体育,雷火体育官网

來源：互聯網

ASIC（全稱：Application Specific Integrated Circuits；中文名：專用集成電路），是指應特定用戶要求和特定電子系統的需要而設計、制造的集成電路，是專用芯片的統稱，是集成電路技術與特定用戶的整機或系統技術緊密結合的產物。

ASIC的概念誕生于20世紀80年代。當時，制造商為在性能與功耗效率上超越通用處理器，開始為特定應用場景研發定制化芯片。早期的ASIC設計較為簡單，應用范圍有限，主要用于計算器、基礎信號處理等場景。20世紀80年代，門陣列（Gate Arrays）問世，門陣列技術實現了可配置的定制邏輯電路，標志著 ASIC 研發正式起步。20世紀90年代，標準單元ASIC（Standard Cell ASICs）得到發展。1993年年底，中國華為成功地做出了自己的第一款ASIC芯片。1996年，華為又順利完成第一塊十萬門級ASIC的開發。1998年，華為第一塊數模混合ASIC研發成功，應用于程控交換機、光傳輸等核心領域；2000年，華為迎來新的突破，第一塊百萬門級ASIC開發成功。21世紀初期，系統級芯片（SoC）技術突破，ASIC開始集成更多功能，逐步演進為“系統級芯片（SoC）”解決方案。2003年，華為第一塊千萬門級ASIC開發成功。20世紀10年代，比特幣ASIC礦機出現。根據摩根士丹利的數據，2024年全球ASIC芯片市場規模呈現出強勁的增長態勢。隨著人工智能、5G通信、物聯網等新興技術的快速普及，對ASIC芯片的需求持續攀升。2024年全球ASIC芯片市場規模達到120億美元左右。

ASIC的特點是面向特定用戶的需求，品種多、批量少，要求設計和生產周期短，與通用集成電路相比，具有體積更小、重量更輕、功耗更低、可靠性提高、性能提高、保密性增強和成本降低等優點。在硬件層面，ASIC芯片由基本硅材料、磷化鎵、砷化鎵、氮化鎵等材料構成。在物理結構層面，ASIC芯片模塊由插件存儲單元、電源管理器、音頻畫面處理器、網絡電路等IP核拼湊而成。同一芯片模組可搭載一個或幾個功能相同或不同的ASIC 芯片，以滿足一種或多種特定需求。ASIC分為數字ASIC、模擬ASIC和數模混合ASIC。對于數字ASIC，其設計方法有多種，按照版圖結構及制造方法可分為全定制ASIC和半定制ASIC。半定制法中復雜可編程邏輯器件（CPLD）和現場可編程邏輯陣列（FPGA）是進行ASIC設計最為流行的方式。ASIC芯片模塊可廣泛應用于人工智能設備、耗材打印設備、軍事國防設備等智慧終端。

定義

ASIC（專用系統集成電路）是指應特定用戶要求和特定電子系統的需要而設計、制造的集成電路，是專用芯片的統稱。ASIC是一種帶有邏輯處理功能的加速處理器。簡單地說，ASIC就是用硬件邏輯電路實現軟件的功能。使用ASIC可用專用的硬件實現一些原來由CPU完成的通用工作，從而在性能上獲得突破性的提高。

現代ASIC的設計與制造，已不再完全由半導體廠商獨立承擔，系統設計師在實驗室就可以設計出合適的ASIC芯片，并且將其立即投入實際應用之中，這都得益于可編程邏輯器件（Programmable Logic Device，PLD）的出現。現在應用最廣泛的PLD主要是FPGA（Field Programmable Gate Array，FPGA）和復雜可編程邏輯器件（Complex Programmable Logic Device，CPLD）。ASIC是專門為某一應用領域或某一專用用戶而設計制造的LSI或VLSI電路，具有體積小、質量輕、功耗低和高性能、高可靠性、高保密性等優點。

ASIC芯片的工作原理與普通集成電路類似，都是由多個邏輯門（如與門、或門、非門等）和存儲器單元（如寄存器、TPS2051BDBVR存儲器等）組成。ASIC芯片可以根據特定應用需求進行設計和制造，因此它可以具有更高的性能和更低的功耗。ASIC芯片的設計和制造需要經過多個步驟。首先，需要進行芯片規劃，確定芯片的整體結構和電路功能。然后，進行電路設計，設計各種邏輯門和存儲器單元，以及各種接口電路和時鐘電路。接著，進行電路驗證，驗證設計的電路是否符合規范和功能要求。如果驗證通過，就需要進行芯片布局，將電路按照規定的布局進行排列。最后，進行芯片加工，使用特殊的工藝和設備進行制造。

ASIC芯片通常包括數字電路、模擬電路和混合信號電路，可以用于各種應用領域，如通信、計算、圖像處理、音頻處理等。ASIC芯片的設計和制造需要經過多個步驟，包括芯片規劃、電路設計、電路驗證、芯片布局、芯片加工等。ASIC芯片的制造需要使用特殊的工藝和設備，如光刻機、蝕刻機、離子注入機等。

發展歷史

研發背景

當半導體技術從分立器件跨入集成電路的初期，元件產品幾乎沒有改變其通用的屬性。電子系統設計師從集成電路制造廠商提供的系列化產品目錄上了解集成電路產品的電學和物理設計與用集成電路構成整機或系統功能的設計是兩個相互獨立的過程。集成電路技術和計算機輔助設計（CAD）技術的發展促成了ASIC（專用集成電路）的出現。盡管在集成電路發展初期就已著手探索以陣列方式排布門電路或改變每片上互連引線來獲得不同功能的集成電路產品，但是，直到20世紀80年代初期，集成電路技術和CAD技術日趨成熟時，ASIC產品才開始步入市場。通常認為，20世紀60年代出現的標準半導體單元電路如TTL電路、運算放大器等為第一代集成電路，20世紀70年代的微處理器及存儲器則為第二代，而ASIC是第三代半導體集成電路產品。

1958年，美國德州儀器的杰克·基爾比發明了第一個集成電路。他將多個電子元件（如晶體管、電阻、電容器）集成在一個小型芯片上，成功實現了電子元件的小型化和集成化。這一發明開創了世界微電子學的歷史，標志著集成電路時代的到來。1960年12月，世界上第一塊硅集成電路問世。硅集成電路的出現進一步推動了集成電路技術的發展，使其更加成熟和可靠。隨后，集成電路逐漸從實驗室走向商業化應用。

1961年，第一款商用集成電路問世。這標志著集成電路技術開始進入實用化階段，為電子設備的普及和發展提供了有力支持。1964年，戈登·摩爾提出了著名的“摩爾定律”。他預測集成電路上可容納的晶體管數量大約每18個月翻一番。摩爾定律的提出成為了集成電路和微處理器發展的指導原則，推動了整個電子行業的快速發展。1966年，美國貝爾實驗室使用先進的硅外延平面工藝制造出第一塊公認的大規模集成電路。這一成就標志著集成電路技術進入了一個新的發展階段，為后續的集成電路設計和制造提供了重要參考。1971年，世界上第一款微處理器——4004處理器問世。這款處理器由英特爾推出，它成功地將計算機中央處理單元（CPU）集成到單個芯片中，為計算機的小型化和普及奠定了基礎。微處理器的出現極大地推動了計算機技術的發展和應用。

發展歷程

隨著集成電路復雜度的增加，其設計和制造的周轉時間延長至數年，而一些終端產品的生命周期卻縮短至一個季度。為加快空軍所需復雜定制電路原型產品的供應速度，1967年，IBM和德州儀器開發了“任意布線”方法，該方法為每個晶圓采用獨特的計算機生成（1966年里程碑）金屬掩膜。

為定制設計的批量生產開發的兩種方法是門陣列和標準單元——統稱為ASIC。門陣列是以未連接晶體管的晶圓形式生產的。由于定制互連是在最終制造步驟中完成的，雖然在硅利用率方面不如手工制作的芯片，但原型可以在幾天內而不是幾個月內生產出來。早期的門陣列供應商，如費倫蒂/英特設計公司，是手動設計定制連接的。1967年，快捷半導體（蘇州）有限公司推出了雙極型DTL和TTL陣列的微矩陣系列，該系列使用計算機輔助設計（CAD）工具以交互方式執行此操作。1974年，羅伯特·利普為國際微電路公司設計了第一個互補式金屬氧化物半導體（CMOS）陣列，但可行的CAD支持在幾年內都沒有出現。標準單元集成電路采用一整套制造掩膜，其設計由存儲在計算機庫中的曲庫功能組裝而成。它們在硅效率高的手工設計和門陣列的快速周轉之間提供了一種折衷方案。仙童公司和摩托羅拉以微馬賽克和多晶硅單元的商品名提供了早期的MOS標準單元功能。超大規模集成電路技術公司（成立于1979年）和大規模集成電路邏輯公司（1981年）成功地利用了20世紀70年代初被原始供應商放棄的這些基于CAD的ASIC概念。

1977年，美國MMI公司（單片存儲器公司）推出可編程陣列邏輯（Programmable Array Logic，PAL）器件。ASIC芯片的主要根據運算類型分為了TPU、DPU和NPU芯片，而谷歌TPU，則是率先嶄露頭角的第一塊實際用于大模型訓練的芯片結構。谷歌TPU，原理脫胎于脈動整列取數法，脈動整列（Systolic Array）的概念最早在1982年被提出，是一種快速將數據讀取至矩陣運算單元的方法，由于當時矩陣運算需求極小，并且仍是CPU為主，并未受到重視。1984年，Xilinx的聯合創始人Ross Freeman發明FPGA，這種極具靈活性的、動態可配置的產品就成了很多產品設計的首選。1985年，發明通用陣列邏輯（Generic Array Logic，GAL）器件。20世紀80年代末，ASIC電路的復雜程度平均為數萬門，最小線寬為1微米，工作頻率約為百兆赫茲。

1993年年底，中國華為成功地做出了自己的第一款芯片設計，就是用于C&C08交換機上的ASIC芯片。1996年，華為又順利完成第一塊十萬門級ASIC的開發，該芯片是程控交換機的核心芯片；1998年，華為第一塊數模混合ASIC研發成功，應用于程控交換機、光傳輸等核心領域；2000年，華為迎來新的突破，第一塊百萬門級ASIC開發成功；2003年，華為第一塊千萬門級ASIC開發成功。21世紀10年代末，ASIC已經達到每片上千萬門級，芯片線寬達到10納米及以下的加工工藝，工作頻率達到1吉赫以上。

2010年以后，隨著比特幣進一步爆火，全網算力提升，礦工對于算力的需求急劇膨脹。2011年，市面上出現了首臺“FPGA”礦機，但由于FPGA的開發難度和性能提升有限，這種方式并未普及。 2012年之后，隨著比特幣算力需求持續井噴，同時比特幣發明時就固定了SHA256加密算法，因此全球第一臺商用比特幣ASIC礦機迅速在中國出現，發明人張楠賡后來成立了全球礦機龍頭之一的嘉楠科技。2013年下半年開始，大量ASIC礦機雨后春筍般出現，比特幣算力競爭進入ASIC時代。

結構組成

在硬件層面，ASIC芯片由基本硅材料、磷化鎵、砷化鎵、氮化鎵等材料構成。在物理結構層面，ASIC芯片模塊由插件存儲單元、電源管理器、音頻畫面處理器、網絡電路等IP核拼湊而成。同一芯片模組可搭載一個或幾個功能相同或不同的ASIC 芯片，以滿足一種或多種特定需求。

工作原理

ASIC芯片的工作原理與普通集成電路類似，都是由多個邏輯門（如與門、或門、非門等）和存儲器單元（如寄存器、TPS2051BDBVR存儲器等）組成。ASIC芯片可以根據特定應用需求進行設計和制造，因此它可以具有更高的性能和更低的功耗。ASIC芯片的工作流程大致如下：

1.輸入信號：ASIC芯片接收輸入信號，如數據、時鐘、控制信號等。

2.邏輯運算：ASIC芯片進行邏輯運算，如與運算、或運算、非運算等。

3.存儲數據：ASIC芯片將計算結果存儲到寄存器、存儲器等存儲單元中。

4.輸出信號：ASIC芯片輸出計算結果，如數據、狀態信號等。

類型

ASIC分為數字ASIC、模擬ASIC和數模混合ASIC。ASIC可以分為面向特定用戶的USIC和非特定用戶的ASSP。但是ASIC也有從設計方法和制造方法進行分類的方式。目前的ASIC（系統LSI）是以門陣列（Gate Array）、基于單元的IC和嵌入式陣列3種獨立或組合的方式實現的。ASIC芯片的主要根據運算類型分為了 TPU、DPU和 NPU芯片，分別對應了不同的基礎計算功能。

門陣列是ASIC中交貨時間最短的，只需在半成品晶圓上執行金屬布線工序即可獲得LSI，而這些晶圓的LSI需求規范是預先創建的。基于單元的IC可以完全滿足LSI的功能要求，因為它從一開始就通過使用標準單元來滿足用戶的要求。但是，與門陣列相比，交貨時間更長。嵌入式陣列是一種功能需求和交付日期正好介于門陣列和基于單元的IC之間的產品。此外，FPGA的市場也在不斷擴大。與門陣列相比，FPGA提供了更多的便利性，用戶可以在現場進行電路的寫入。

基礎類型

模擬ASIC

模擬ASIC由線性陣列和模擬標準單元組成。由于模擬電路的頻帶寬度、精度、增益和動態范圍等暫時還沒有一個最佳的辦法加以描述和控制，因此與數字ASIC相比，它的發展還相當緩慢。但模擬ASIC可減少芯片面積、提高性能、降低費用、擴大功能、降低功耗、提高可靠性以及縮短開發周期，因此其發展也勢在必行。科學的發展要求系統具有高精度、寬頻帶、大動態范圍的增益和頻帶實時可變性等性能，因此在技術上要求采用數字和模擬混合的ASIC，以提高整個電子系統的可靠性。生產廠家可提供由線性陣列和標準單元構成的運算放大器、比較器、振蕩器、無源器件和開關電容濾波器等產品，對標準單元的簡單修改僅要幾小時，新單元設計只需幾天，同電路相匹配的最佳電阻、電容值在幾小時內即可獲得，并且陣列的使用率高達100%。

數字ASIC

對于數字ASIC，其設計方法有多種，按照版圖結構及制造方法可分為全定制ASIC和半定制ASIC。

全定制類型

全定制（Full custom 設計 approach）ASIC的各層掩膜都是按特定電路功能專門制造的，設計人員從晶體管的版圖尺寸、位置和互連線開始設計，以達到芯片面積利用率高、速度快、功耗低的最優化性能。設計全定制ASIC，要求設計人員不僅具有豐富的半導體材料和工藝技術知識，還要具有完整的系統和電路設計的工程經驗。全定制ASIC的設計費用高、周期長，比較適用于大批量的ASIC產品，如彩電中的專用芯片等。

半定制類型

半定制（Semi custom 設計 approach）ASIC是一種約束型設計方法，它在芯片上制作好一些具有通用性的單元元件和元件組的半成品硬件，用戶僅需考慮電路邏輯功能和各功能模塊之間的合理連接即可。這種設計方法靈活方便、性價比高，縮短了設計周期，提高了成品率。半定制ASIC包括門陣列、標準單元和可編程邏輯器件三種。

門陣列（Gate array）是按傳統陣列和組合陣列在硅片上制成標準邏輯門，它是不封裝的半成品，生產廠家可根據用戶要求，在掩膜中制作出互連的圖案（碼點），最后將其封裝為成品，再提供給用戶。

標準單元（Standard cell）是IC廠家將預先設置好、經過測試且具有一定功能的邏輯塊存儲在數據庫中，包括標準的TTL、CMOS、存儲器、微處理器及I/O電路的專用單元陣列。設計人員在電路設計完成之后，利用CAD工具在版圖一級完成與電路一一對應的最終設計。標準單元設計靈活，功能強，但設計和制造周期較長，開發費用也較高。

可編程邏輯器件

可編程邏輯器件（PLD）是ASIC的一個重要分支，它是一種半定制電路，廠家將其作為一種通用性器件生產，用戶可通過對器件編程實現所需要的邏輯功能。PLD是用戶可配置的邏輯器件，成本比較低，使用靈活，設計周期短，可靠性高，風險小，因而很快得到普遍應用，發展非常迅速。PLD從20世紀70年代發展到現在，已經形成了許多種類的產品，其結構、工藝、集成度、速度和性能都在不斷改進和提高。PLD又可分為簡單低密度PLD和復雜高密度PLD。

最早的PLD是1970年制成的PROM（Programmable Read Only Memory），即可編程只讀存儲器，它由固定的與陣列和可編程的或陣列組成。PROM采用熔絲工藝編程，只能寫一次，不能擦除和重寫。隨著技術的發展，此后又出現了紫外線可擦除只讀存儲器、電可擦除只讀存儲器，由于它們價格低、易于編程、速度低、適合于存儲函數和數據表格，因此主要用作存儲器。典型的EPROM 芯片型號有2716、2732等。

可編程邏輯陣列器件

可編程邏輯陣列（Programmable Logic Array，PLA）于20世紀70年代中期出現，它由可編程的與陣列和可編程的或陣列組成，但由于器件的資源利用率低、價格較貴、編程復雜、支持PLA的開發軟件有一定難度，因而沒有得到廣泛應用。

可編程陣列邏輯器件

可編程陣列邏輯（Programmable Array Logic，PAL）器件是美國MMI公司（單片存儲器公司）于1977年率先推出的，它由可編程的與陣列和固定的或陣列組成，采用熔絲編程方式、雙極性工藝制造，器件的工作速度很高。由于它的輸出結構種類很多，設計很靈活，因而成為第一種得到普遍應用的可編程邏輯器件，如PAL16L8。

通用陣列邏輯器件

通用陣列邏輯（Generic Array Logic，GAL）器件是1985年發明的可電擦寫、可重復編程、可設置加密位的PLD。GAL在PAL基礎上，采用了輸出邏輯宏單元形式E2CMOS工藝結構。具有代表性的GAL芯片有GAL16V8和GAL20V8，這兩種GAL幾乎能夠對所有類型的PAL器件進行仿真。在實際應用中，GAL器件對PAL器件仿真具有百分之百的兼容性，所以GAL幾乎完全代替了PAL器件，并可以取代大部分SSI、MSI數字集成電路，如標準的54/74系列器件，因而獲得廣泛應用。

可擦除可編程邏輯器件

可擦除可編程邏輯器件（Erasable PLD，EPLD）是20世紀80年代中期推出的基于UVEPROM 和CMOS技術的PLD，后來發展到采用E2CMOS工藝制作的PLD。EPLD基本邏輯單元是宏單元。宏單元由可編程的與或陣列、可編程寄存器和可編程I/O模塊三部分組成。從某種意義上講，EPLD是改進的GAL。它在GAL基礎上大量增加輸出宏單元的數目，提供更大的與陣列，靈活性較GAL有較大改善，集成密度大幅度提高，內部連線相對固定，延時小，有利于器件在高頻率下工作，但其內部互連能力十分弱。世界著名的半導體器件公司如Xilinx等均有EPLD產品，但不同產品的結構差異較大。

復雜可編程邏輯器件

復雜可編程邏輯器件（Complex PLD，CPLD）是在20世紀80年代末在線可編程（In System Programmability，isp）技術被提出之后，于20世紀90年代初出現的。CPLD是在EPLD的基礎上發展起來的，它是采用E2CMOS工藝制作的。與EPLD相比，CPLD增加了內部連線，對邏輯宏單元和I/O單元也有重大的改進。CPLD至少包含三種結構：可編程邏輯宏單元、可編程I/O單元、可編程內部連線。部分CPLD器件內部還集成了單端口RAM、FIFO或雙端口RAM等存儲器，以適應信號處理應用設計的要求。其典型器件有Xilinx的9500系列和AMD的MACH系列。

2004年，阿爾特拉公司推出首款MAX Ⅱ系列CPLD，其采用FPGA內嵌E2PROM的結構，既解決CPLD內部邏輯資源有限，僅能處理簡單邏輯的問題，又解決了FPGA需要由外部E2PROM加載下載文件導致啟動時間過長的缺陷，因而一經問世，便得到了廣泛的應用。Xilinx公司緊隨其后，推出了類似的Spartan 3AN系列CPLD；中國紫光同創公司推出的Compact系列CPLD器件同樣具有優良的性能表現。

現場可編程門陣列

現場可編程門陣列（Field Programmable Gate Array，FPGA）器件是Xilinx公司于1985年首先推出的，它是一種新型的高密度PLD，采用CMOS-sram工藝制作。FPGA的結構與門陣列PLD不同，其內部由許多獨立的可編程邏輯模塊（CLB）組成，邏輯模塊之間可以靈活地相互連接。FPGA 的結構一般分為三部分：可編程邏輯模塊、可編程I/O模塊和可編程內部連線。CLB 的功能很強，不僅能夠實現邏輯函數，還可以配置成 RAM 等復雜的形式。配置數據存放在片內的 SRAM 或者熔絲圖上，基于 SRAM 的 FPGA 器件工作前需要從芯片外部加載配置數據。配置數據也可以存儲在片外的 E2PROM 或者計算機上，設計人員可以控制加載過程，在現場修改器件的邏輯功能，即所謂現場可編程。FPGA受到電子設計工程師的普遍歡迎，發展十分迅速。Xilinx、紫光同創等公司提供了豐富的高性能FPGA芯片。

廣義類型

門陣列

門陣列是一種半成品LSI，是在晶圓上預先建立的電路，并確保用戶對LSI的要求僅由金屬布線工藝來滿足。因此，當用戶提出LSI電路時，只需對半成品晶圓實施金屬布線工藝即可實現LSI的提供，交貨期非常短。這與購買西裝時，通過選擇懸掛的產品樣品，只需要重新調整服裝尺寸的簡單購買方法相近。然而，門陣列雖然有較短交貨時間的優點，但用戶LSI的技術規格在一定程度上受到了一定限制。

FPGA、PLD、CPLD

在普通門陣列中，半導體制造商將電路功能預先創建在芯片中。除此之外，FPGA允許用戶隨時（現場）改變（編程）電路的功能。此外，由于某些產品可以多次重復編程，可以立即響應產品開發過程中的電路變化，因此它是一個非常優秀的LSI。

FPGA產品最初用于處于開發階段或小批量生產的電子設備中。然而，最近的FPGA具有更高的集成度和更高的工作頻率，包含有CPU、RAM和PCI總線接口等功能塊，并具有充當高性能電子設備系統LSI一級的功能。PLD是與FPGA具有同等功能的LSI。PLD是由于其與FPGA的配置差異而命名的，但從用戶的角度來看，它們均屬于同一個范疇。另外，結構復雜、高性能的PLD被稱為CPLD。

基于單元的IC

通過標準單元的使用（由半導體制造商預先準備的標準邏輯門組合而成的塊）首先創建一個功能塊，單元是指功能相對較小的塊。LSI是基于單元的IC（Cell - based IC），它設計了多個其他所需的功能塊，并通過分層堆疊這些塊來設計和制造。

基于單元IC的單元布置和布線都可以根據用戶要求，完全滿足用戶的功能要求。這是一種接近于定制服裝購買的方式，需要選擇安排好的花色、面料，并指定尺寸、款式等。與門陣列相比，基于單元的IC設計周期稍長，制造成本也較高，因為從一開始就要根據用戶的需求進行。然而，它更適合于系統LSI，因為它比門陣列更容易優化性能和芯片面積，并且也適合于大型功能塊（Megacells 和 Macrocell）的混合使用。

嵌入式陣列

具有門陣列和基于單元的IC兩種特性的LSI就是嵌入式陣列（Embedded Array）。當用戶確定了要使用的功能塊（Macrocell，宏單元）時，在以門陣列方法為基礎制作的用戶希望的LSI電路部分的硅芯片中嵌入該功能塊（宏單元），開始制造LSI。然后，在金屬布線工序之前預先進行晶圓制作。當用戶LSI電路設計完成時，再使用門陣列方法實施金屬布線工序。這可以使得搭載有基于單元的IC功能塊的系統LSI的開發周期與門陣列相當。

結構ASIC

在預先制造具有預測功能邏輯塊的晶圓后，只需少量掩膜就可以實現用戶所需的ASIC性能。采用FPGA系統設計方法的ASIC，不僅能縮短交貨期，降低開發成本，還能保持基于單元的IC的高密度和高性能。

設計

專用集成電路ASIC（Application Specific Integrated Circuits）技術是在集成電路發展的基礎上，結合電路和系統的設計方法，利用計算機輔助仿真技術和設計工具，發展而來的一種把實用電路或電路系統集成化的設計方法。

設計手段

將某種特定應用電路或電路系統用集成電路的設計方法制造到一片半導體芯片上的技術稱為ASIC技術。其特點是體積小，成本低，性能優，可靠性高，保密性強，產品綜合性能和競爭力好。

設計發展歷程

集成電路的設計方法和手段經歷了幾十年的發展演變，從最初的全手工設計發展到現在的可以全自動實現的過程。這也是近幾十年來計算機技術、半導體技術和半導體集成電路技術等，尤其是電子信息技術發展的結果。從集成電路設計手段的發展過程劃分，集成電路的設計手段經歷了手工設計、計算機輔助設計（ICCAD）、電子設計自動化（EDA）、電子系統設計自動化（ESDA）以及用戶現場可編程器（FPGA）等階段。

手工設計

集成電路的設計過程全部由手工操作，從設計原理圖、硬件電路模擬、每個元器件單元的集成電路版圖設計、版圖布局布線，到得到完整的集成電路掩膜版，全部由人工完成。

計算機輔助設計

隨著計算機技術和仿真技術的發展，從20世紀70年代初開始，出現了能夠用個人計算機輔助輸入原理圖的軟件，接著出現電子電路的仿真軟件，后來出現了越來越多的計算機輔助電路設計軟件，并且計算機輔助設計功能越來越強。計算機輔助設計技術發展到現在，利用計算機輔助設計可以實現的功能主要有：電路或系統設計，邏輯設計，邏輯、時序、電路模擬，版圖設計，規則檢查等。

電子設計自動化

電子設計自動化的工作平臺配備了成套的集成電路設計軟件（系統設計軟件、功能模擬軟件、邏輯綜合軟件、時序模擬軟件、版圖綜合軟件、后模擬軟件等），使利用電子設計自動化設計大規模集成電路（LSI）和超大規模集成電路（VLSI）成為可能。

電子系統設計自動化

電子系統設計自動化（ESDA）的目的是為設計人員提供進行系統級設計的分析手段，進而完成系統級自動化設計，最終實現片上系統（SOC）和可編程片上系統（SOPC）。利用電子系統設計自動化工具完成系統功能分析后，再用行為級綜合工具將其自動轉化成可綜合的寄存器級（RTL）的硬件描述語言（HDL）描述，最后就可以由電子設計自動化工具實現最終的系統芯片設計，即電子系統設計自動化的大致流程為系統設計，行為級模擬，功能模擬，邏輯綜合，時序模擬，版圖綜合，然后模擬、制版、流片和成品。

可編程專用集成電路設計

可編程專用集成電路是專用集成電路發展的另一個有特色的分支，它主要利用如SPLD、CPLD、FPGA 等可編程電路或邏輯陣列編程，得到專用集成電路。其主要特點是直接提供軟件設計編程，完成ASIC電路功能，不需要再通過集成電路工藝線加工。可編程專用集成電路種類較多，可以適應不同的需求。其中SPLD、CPLD和FPGA是用得比較普遍的可編程器件。特別適合于要求開發周期短，而又具有一定復雜性和一定規模的數字電路及數字系統電路設計。本章主要介紹這類可編程專用集成電路的設計。

設計方法

就ASIC設計方法而言，集成電路的設計方法可分為全定制、半定制和可編程ASIC設計三種方式。

全定制設計

全定制ASIC是利用集成電路的最基本設計方法，對集成電路中所有的元器件進行精工細做（要考慮工藝條件，根據電路的復雜度和難度決定器件工藝類型、布線層數、材料參數、工藝方法、極限參數、成品率等因素）的設計方法。全定制設計可以實現最小面積、最佳布線布局和最優功耗速度積，得到最好的電特性。該方法尤其適宜于模擬電路，D/A混合電路以及對速度、功耗、管芯面積、其他器件特性（如線性度、對稱性、電流容量、耐壓等）有特殊要求的場合；或者在沒有現成元件庫的場合。全定制設計的主要特點如下：

設計全定制ASIC芯片時，設計師要定義芯片上所有晶體管的幾何圖形和工藝規則，需要使用全定制版圖設計工具來完成，最后將設計結果交由IC廠家掩膜制造完成。其優點是：芯片可以獲得最優的性能，即面積利用率高、速度快、功耗低。其缺點是：開發周期長，費用高，因而只適合大批量產品開發。它在通用中小規模集成電路設計、模擬集成電路（包括射頻級集成器件）的設計，以及有特殊性能和功耗要求的電路或處理器中的特殊功能模塊電路的設計中被廣泛采用。

半定制設計方法

半定制設計方法又分成基于標準單元的設計方法和基于門陣列的設計方法。半定制設計方法主要適合于開發周期短，開發成本低，投資風險小的小批量數字電路設計。半定制ASIC芯片的版圖設計方法是一種約束性的設計方法，約束的目的是簡化設計、縮短開發時間、降低設計成本和提高設計正確率。按照邏輯實現的方式不同，半定制法又可分為門陣列設計法、標準單元設計法。門陣列設計法和標準單元設計法設計ASIC都需經歷繁雜的IC制造后向流程，而且與IC設計工藝緊密相關，最終的設計還需要集成電路制造廠家來完成，一旦設計有誤，將導致巨大的損失。此外，還有設計周期長、基礎投入大及更新換代難等缺點。

標準單元設計法

基于標準單元的設計方法是：將預先設計好的稱為標準單元的邏輯單元，例如門電路、多路開關、觸發器、時鐘發生器等，按照某種特定的規則排列，與預先設計好的大型單元一起，根據電路功能和要求用掩膜板將所需的邏輯單元連接成所需的專用集成電路。基于標準單元設計方法的主要特點：

門陣列設計法

基于門陣列的設計方法是在預先定制的具有晶體管陣列的基片或母片上，根據電路功能和要求通過掩膜互連的方法完成專用集成電路設計。用門陣列設計的ASIC中，只有上面幾層用作晶體管互連的金屬層由設計人員用全定制掩膜方法確定，這類門陣列稱為掩膜式門陣列 MGA（Masked Gate Array）。門陣列中的邏輯單元稱為宏單元，其中每個邏輯單元的基本單元版圖相同，只有單元內以及單元之間的互連是定制的。客戶設計人員可以從門陣列單元庫中選擇預先設計和預定特性邏輯單元或宏單元，進行定制的互連設計。基于門陣列的設計方法的主要特點：

可編程設計

可編程ASIC器件分為可編程邏輯器件（PLD）和FPGA（FPGA）兩類。目前常用的可編程邏輯器件類型有通用陣列邏輯（GAL）和復雜的可編程邏輯器件（CPLD）。可編程邏輯器件的特點：無定制掩膜層或邏輯單元；設計周期短；單獨的模塊可編程互連；具有可編程陣列邏輯、觸發器或鎖存器組成的邏輯宏單元矩陣。現場可編程門陣列（FPGA）具有現場可編程特性。一般來講，現場可編程門陣列比可編程邏輯器件規模更大、更復雜。現場可編程門陣列的主要特點有：無定制掩膜層；基本邏輯單元和互連采用編程的方法實現；核心電路是規則的可編程基本邏輯單元陣列，可以實現組合邏輯和時序邏輯；設計周期很短。

可編程邏輯器件法是用可編程邏輯器件來設計用戶定制的數字電路系統。可編程邏輯器件實質上是門陣列及標準單元設計技術的延伸和發展。可編程邏輯器件是一種半定制的邏輯芯片，但與門陣列法、標準單元法不同，芯片內的硬件資源和連線資源是由廠家預先制定好的，可以方便地通過編程下載獲得重新配置。這樣，用戶就可以借助saber仿真軟件軟件和編程器在實驗室或車間中自行進行設計、編程或電路更新，無須IC廠家的參與。如果發現錯誤，也可以隨時更改，完全不必關心器件實現的具體工藝。

用可編程邏輯器件法設計ASIC（通常稱為可編程ASIC），可提高設計效率，縮短開發周期。但是，這種用可編程邏輯器件直接實現的所謂的ASIC的性能、速度和單位成本相對于全定制或標準單元法設計的ASIC都不具備競爭性。此外，也不可能用可編程ASIC來取代通用產品（如CPU、單片機、存儲器等）的應用。為了降低成本，可以在用可編程邏輯器件實現設計后，用特殊的方法轉成ASIC電路，如阿爾特拉的部分FPGA器件在設計成功后可以通過HardCopy技術轉成對應的門陣列ASIC產品。

可編程邏輯器件自20世紀70年代以來，經歷了可編程陣列邏輯（Programmable Array Logic，PAL）器件、通用陣列邏輯（Generic Array Logic，GAL）器件、復雜可編程邏輯器件（Complex Programmable Logic Device，CPLD）、現場可編程邏輯陣列（Field Programmable Gates Array，FPGA）幾個發展階段，其中CPLD、FPGA器件屬高密度可編程邏輯器件，截至2024年，集成度已高達200萬門/片，它將掩膜ASIC集成度高的優點和可編程邏輯器件設計生產方便的特點結合在一起，特別適合于樣品研制或小批量產品開發，使產品能以最快的速度上市，而當市場擴大時，它可以很容易地轉由掩膜ASIC實現，因此開發風險也大為降低。目前，用CPLD和FPGA來進行ASIC設計是最為流行的方式之一。

特點

ASIC雖具備定制化優勢，但也存在缺陷，如開發成本高、周期長、設計復雜以及易過時等。要應對這些問題，必須采取戰略性方法：包括細致規劃、投入必要資源，以及緊跟技術發展趨勢。盡管面臨這些挑戰，專用集成電路仍能為各行業提升性能與效率，發揮重要作用。

優點

ASIC是專用芯片的統稱，與GPU、CPU等通用芯片相比，ASIC芯片的計算能力和計算效率都根據特定的算法進行定制，所以具備功耗小、計算性能高、計算效率高等優勢。

ASIC針對特定算法和應用優化設計，具有較高能效比。在特定任務上的計算能力強大，例如在某些AI深度學習算法中實現高效的矩陣運算和數據處理。GPU在特定任務上的計算效率可能不如ASIC。ASIC通常具有較高的能效比，因其硬件結構是為特定任務定制的，能最大限度減少不必要的功耗。GPU由于其通用的設計架構，在執行特定任務時可能存在一些功耗浪費。

ASIC的單位算力成本更低，滿足一定的降本需求，其單位算力成本相比GPU或更低。谷歌TPUv5、亞馬遜Trainium2的單位算力成本分別為英偉達H100的70%、60%。其優勢總結如下：

性能提升：ASIC的性能優于通用集成電路。由于它是為特定任務設計的，因此能實現更出色的性能與更快的運行速度。這種針對性設計，使得專用集成電路在契合其專項特性的任務中表現突出。

功耗優化：ASIC功耗更低，非常適合對節能有要求的應用場景。其針對特定需求定制的特性，能減少能量浪費。在現代電子設備中，這一特質至關重要，尤其在便攜式設備和節能領域體現明顯。

大批量生產下的成本效益：在大規模生產中，ASIC具備成本優勢。盡管其開發階段成本較高，但隨著生產數量的增加，單位成本會逐步下降。因此，它十分適合量產型電子設備，能有效降低單件成本并節省總開支。

針對特定應用的定制化：ASIC為特定任務量身打造。與通用芯片不同，它專注于一項或少數幾項任務，因此能在目標任務中表現更優，提供完全契合需求的解決方案。

缺點

ASIC開發面臨的挑戰：

實現流程

周期概述

ASIC實現流程有時也稱為物理設計，完整的ASIC流程包括項目需求確定、前端流程、后端流程三個步驟。ASIC實現流程中的一些關鍵步驟如下（有些檢查(如靜態時序分析)可能在實現流程中執行多次）：

項目需求確定

需求是ASIC設計的起點，其包括芯片的具體指標和系統級設計。在確定芯片的具體指標時，需要從物理實現、性能指標和功能指標三個方向進行考慮。

在芯片指標確定完成后，則需要通過系統建模語言，例如MATLAB、c語言對各個模塊進行描述，對ASIC的可行性進行分析。

前端流程

ASIC設計前端流程主要包括RTL寄存器傳輸級設計、功能驗證（動態驗證）、邏輯綜合、形式驗證、靜態時序分析以及可行性測試。

后端流程

ASIC設計后端流程包括布局布線、時鐘樹綜合、寄生參數提取、靜態時序分析、版圖物理驗證和生成GDSII文件，并最終進行流片。在完成了所有的前端流程后，一個具有特定功能的電路已經搭建完成。

應用領域

ASIC芯片模塊可廣泛應用于人工智能設備、耗材打印設備、軍事國防設備等智慧終端。在通信、消費電子、AI計算優化、汽車電子、醫療設備、工業控制等領域也有廣泛應用。

人工智能

ASIC芯片是指專為特定應用而設計的集成電路。由于ASIC芯片針對特定算法和應用進行優化設計，它在特定任務上的計算能力強大，通常具有較高的能效比。在AI領域，AI ASIC芯片也叫AI算力專用芯片，是人工智能產業鏈的上游產品之一，為整個人工智能的大模型訓練和推理提供算力支撐，主要面向深度學習、神經網絡訓練/推理等AI任務而定制。2025年DeepSeek的問世，提供了“極致壓縮+高效強化訓練+AI推理算力大幅簡化”的低成本新模式，推動ASIC時代加速到來。

一般來說，被廣泛采用的英偉達GPU芯片更多被用來進行AI大模型訓練，而到了推理階段，一些廠商開始著力開發自己的AI推理芯片，其中多為ASIC定制化芯片。不同的是，在DeepSeek助力下，以前行業更關注決定下限的訓練階段，如今或將更多注意力放到決定上限的推理階段。有業內人士指出，GPU與ASIC之間并非簡單的替代關系。

不過，雖然作為開源推理模型的DeepSeek令推理需求受到更多關注，但ASIC芯片的崛起將在訓練和推理兩個角度給算力芯片的競爭格局帶來深遠變化。過去開發者因CUDA工具鏈的完備性被迫綁定英偉達硬件，但DeepSeek繞過了CUDA的優化策略，證明直接操作PTX指令的收益已超越工具鏈便利性成本，DeepSeek的成功實踐驗證了算法主導的硬件設計范式，為TPU等ASIC芯片突破生態桎梏提供了方法論。CUDA生態的依賴降低后，ASIC芯片將通過提供定制化工具鏈、優化編譯器等方式，吸引到更多開發者，尤其是已有意愿做底層優化的客戶。此外，AI芯片在架構設計上更能靈活適應新的本土趨勢和需求，比如支持動態稀疏計算或混合精度。當硬件性能差異足夠大時，細分領域客戶將更愿意為ASIC芯片的定制優化方案買單。

航空航天與國防

ASIC憑借可靠性、高性能和高安全性等核心特質，在航空航天與國防領域至關重要。它被用于雷達、航空電子設備、衛星通信和軍用裝備中，既能提升設備性能，又能保障關鍵任務的順利執行。

基于sram的Xilinx公司的FPGA芯片，抗單粒子效應的能力差。如果不采取單粒子翻轉減緩措施，FPGA 用于靜止軌道通信衛星時，會頻繁發生單粒子翻轉事件。宇航產品為了減少重量，要求集成度比較高，就造成FPGA資源占用率比較高，所以抗輻射加固ASIC是緩解星載SRAM型FPGA單粒子翻轉問題的一種有效途徑，開展ASIC芯片研制工作是航天事業發展的需要，意義重大。ASIC產品已成為航天器上廣泛應用的高速、高集成度的器件，包括美國航空航天局、歐洲航天局等在內的國際先進航天機構均通過技術合作或協議開發的形式，開發了擁有自主知識產權的抗輻照加固平臺，并基于這些平臺，研制了大量高性能、高抗輻照能力、高可靠性的ASIC產品。ASIC 是一種專用集成電路，制成后不能和FPGA一樣可以軟件修改并重注，所以需要在設計時，應充分考慮后端設計的多樣性，采取一定手段和方法，以便達到ASIC普適性，降低設計成本。

衛星在軌空間輻射影響，它們主要由高能質子和電子、中子等組成，這些高能粒子能在局部積淀足夠的電荷，不僅會造成邏輯翻轉，嚴重情況下會產生損傷。而專用集成電路ASIC多采用加固處理的標準單元庫，大大改善了空間環境適應能力，是目前衛星重要軟件代碼的首選載體。

軍事

ASIC芯片可以應用于軍事領域，如通信設備、雷達、導彈控制等。ASIC芯片可以實現高速數據傳輸和復雜算法的處理。

消費電子

ASIC是消費電子領域的核心組件。這類芯片為智能手機、平板電腦、智能家電等設備定制，能提升設備性能、降低功耗，進而優化我們日常使用科技產品的體驗。

通信

ASIC芯片廣泛應用于通信領域，如無線通信、有線通信、衛星通信等。ASIC芯片可以實現各種通信協議和編解碼算法，如LTE、Wi-Fi、藍牙、ZigBee等。

電信

在電信行業，ASIC是網絡設備中的關鍵部件。它能實現高效的數據處理、路由以及電信網絡管理；針對電信應用設計的專用集成電路，還具備處理高速數據傳輸、保障連接穩定性的能力。

計算

ASIC芯片可以應用于計算領域，如微處理器、DSP芯片、圖形處理器等。ASIC芯片可以實現各種計算和處理任務，如浮點運算、圖像處理、音頻處理等。

汽車電子

ASIC正在重塑汽車行業。它為高級駕駛輔助系統（ADAS）、車載信息娛樂系統和車輛控制單元提供算力支持，不僅能提升行車安全性，還能為導航、娛樂功能提供快速數據處理，同時也為自動駕駛技術的發展提供了支撐。

醫療

醫療領域中，ASIC被應用于醫療設備、成像系統和診斷儀器。它能實現精準的數據處理、傳感器集成與實時監測，從而提高醫療操作的準確性和患者護理的有效性。

加密貨幣挖礦

ASIC是比特幣等加密貨幣挖礦的首選設備，因為這類芯片專為快速處理挖礦所需的運算而設計。

工業

ASIC芯片可以應用于工業領域，如工業自動化、智能電網、物聯網等。ASIC芯片可以實現各種工業設備的控制和數據處理。

市場概況

全球主要FPGA芯片生產廠商中，最被人們熟知的就是Xilinx和阿爾特拉兩家巨頭，緊排其后的是Lattice公司。Xilinx 公司作為全球FPGA市場份額最大的公司，其發展動態往往也代表著整個FPGA行業的動態，Xilinx每年都會在賽靈思開發者大會（XDF）上發布和提供一些新技術，很多FPGA領域的最新概念和應用都是由Xilinx公司率先提出并實踐，其高端系列的FPGA幾乎達到了壟斷的地位，是目前當之無愧的FPGA業界老大。2022年2月14日，AMD實現了對Xilinx的收購。

阿爾特拉公司于1983年成立于加利福尼亞州，是世界上“可編程芯片系統”（SOPC）解決方案倡導者，Altera公司于2015年被英特爾以167億美元收購，其長期位居全球FPGA市場份額的第二位。

Lattice公司以其低功耗產品著稱，市場份額在全球FPGA市場中排名第三，iPhone 7手機內部搭載的FPGA芯片就是Lattice公司的產品。Lattice公司是目前唯一一家在中國有研發部的外國FPGA廠商。

國際FPGA三巨頭占據90%的全球市場，FPGA市場呈現雙寡頭壟斷格局，Xilinx和阿爾特拉分別占據全球市場的56%和31%，在中國的FPGA市場中，其占比也分別高達52%和28%，截至2023年，中國國內廠商生產的高端產品在硬件性能指標上均與上面提到的三家FPGA巨頭有較大差距，中國國產FPGA廠商暫時落后。中國國產FPGA廠商目前在中國市場占比約4%，主要有：紫光同創、高云半導體、上海復旦微電子、京微齊力和安路信息科技。

據Marvell預測，2023年ASIC占數據中心加速計算芯片的16%，規模約為66億美元；隨著AI計算需求的增長，ASIC占比有望提升至25%，預計2028年數據中心ASIC市場規模將提升至429億美元，CAGR為45.4%。

當地時間2024年12月12日，芯片巨頭美股博通召開2024年財報電話會，預測到2027財年，其ASIC組件設計潛在市場規模高達900億美元，公司正在與三家hyperscale客戶合作，預計2027年XPU和AI網絡組件總體市場機會增至每年600億至900億美元。博通對相關市場的高預期帶火ASIC。Wind于12月16日發布ASIC芯片指數（8841901.WI），該指數近期連漲三日，漲幅12.78%。隨著ASIC的火熱，A股市場上也有不少個股因涉及ASIC概念而股價走高。

根據摩根士丹利的數據，2024年全球ASIC芯片市場規模呈現出強勁的增長態勢。隨著人工智能、5G通信、物聯網等新興技術的快速普及，對ASIC芯片的需求持續攀升。2024年全球ASIC芯片市場規模達到120億美元左右。預計2024-2027年間，市場規模將繼續保持較高的增長率，到2027有望突破300億美元，年復合增長率達到34%。

中商產業研究院發布的《2025-2030年中國ASIC芯片（專用集成電路）市場深度分析及發展前景研究預測報告》顯示，2024年，全球ASIC芯片市場規模已達到約120億美元。隨著AI算力需求的迅猛增長，ASIC芯片正逐漸從科技領域的“配角”晉升為“主角”，中商產業研究院分析師預測，到2030年，全球ASIC芯片市場規模有望超過500億美元。

中商產業研究院發布的《2025-2030年中國ASIC芯片（專用集成電路）市場深度分析及發展前景研究預測報告》顯示，2024年，中國ASIC芯片行業市場規模為478.9億元，同比增長27.71%，標志著中國ASIC行業已形成從設計到落地的完整閉環，未來需持續突破。中商產業研究院分析師預測，2025年中國ASIC芯片市場規模將達583億元。

截至2025年9月，全球ASIC市場相對集中，其中，博通以57.5%的市場份額位居第一，Marvell以14%位列第二。ASIC行業整體受益于AI推理、邊緣計算及數據中心定制化需求爆發，技術聚焦高性能、低功耗與場景適配，政策扶持推動國產替代加速，未來三年頭部企業復合增速或超80%，但需突破國際生態壁壘與制程限制。

市場趨勢與未來展望

市場趨勢

最新市場研究顯示，ASIC行業正經歷顯著變革：

未來發展

ASIC芯片的未來發展將受到多個因素的影響，如技術進步、市場需求、設計方法等。

1.技術進步：隨著半導體技術的不斷進步，ASIC芯片將會變得更加高性能、低功耗、小尺寸和可靠性。例如，新一代芯片制造工藝（如7nm、5nm等）將會使ASIC芯片具有更高的集成度和更低的功耗。

2.市場需求：隨著各種新興技術的出現，如人工智能、自動駕駛、物聯網等，ASIC芯片將會有更廣泛的應用領域和更高的市場需求。

3.設計方法：隨著設計方法的不斷改進，ASIC芯片將會更加快速、靈活和可靠。例如，新一代設計工具（如saber仿真軟件工具、高級綜合工具等）將會使ASIC芯片的設計更加高效和自動化。

必威电竞|足球世界杯竞猜平台

定義