電子設計自動化（英語：Electronic 設計自動化技術，縮寫：saber仿真軟件）是指利用計算機輔助設計（CAD）軟件，來完成超大規模集成電路（VLSI）芯片的功能設計、綜合、驗證、物理設計（包括布局、布線、版圖、設計規則檢查等）等流程的設計方式。
在EDA出現之前，集成電路設計人員必須用手工的方式完成集成電路的電路設計和版圖等工作。20世紀80年代，EDA技術向計算機輔助工程設計（CAE）轉型。此階段工具不僅具備圖形繪制能力，更拓展至電路功能設計與結構優化，通過網絡表實現兩者協同。20世紀90年代起，EDA技術進入全面自動化階段。此階段工具覆蓋物理校驗、布局、邏輯綜合、軟硬件協同設計等全流程。21世紀起，以軟硬件協同設計、具有知識產權的內核復用和超深亞微米技術為支撐的SOC是國際超大規模集成電路的發展趨勢和新世紀集成電路的主流。電子設計自動化全過程通過相關的專用軟件工具實現，由軟件工具自動完成電路描述程序的邏輯編譯、邏輯化簡、邏輯分割、邏輯綜合及優化、邏輯布局線、邏輯仿真，最后對特定目標芯片進行適配編譯、邏輯映射、編程下載等工作，形成最終的集成電子系統或專用集成電路芯片。
saber仿真軟件被譽為“芯片之母”，是電子設計的基石產業。擁有百億美金的EDA市場構筑了整個電子產業的根基，可以說“誰掌握了EDA，誰就有了芯片領域的主導權。”因電子設計自動化在集成電路設計過程中的重要性，EDA逐漸被業界賦予“芯片設計工具”的代名詞。電子設計自動化技術涉及許多領域，覆蓋了集成電路從設計到掩模生成的整個過程，包括設計領域、模擬仿真領域、分析和驗證領域、制造準備領域。結合生產現場的特定需求，電子設計自動化為多個工業領域的生產現場控制提供低功耗、高集成、高運算速度的專用集成電路，能夠有效解決困擾工業控制的實時性、抗干擾、并行處理以及多變量復雜控制要求等問題。
歷史發展
在saber仿真軟件出現之前，集成電路設計人員必須用手工的方式完成集成電路的電路設計和版圖等工作。
20世紀70年代，受限于軟件、硬件及集成電路技術水平，EDA技術尚處于萌芽期，主要應用于計算機輔助設計（CAD）。彼時，設計人員依賴計算機與專用軟件完成集成電路版圖編輯、PCB布局布線等基礎任務，替代傳統手工操作。這一階段EDA工具聚焦于板級電路系統設計，采用中小規模集成電路或分立元件構建系統架構，通過二維圖形工具實現布線、布局等自動化操作，最終需在焊接完成的PCB板上完成系統調試。20世紀70年代中期到80年代，開發人員嘗試將整個設計過程自動化，而不僅僅滿足于自動完成掩模草圖。第一個電路布局、布線工具在這個階段研發成功。出現了以Mentor、Daisy、Valid為代表的CAE（計算機輔助工程，計算機 Aided Engineering）系統，為工程師提供了較為便捷的電路原理圖輸入、功能模擬、分析驗證功能。
20世紀80年代，EDA技術向計算機輔助工程設計（CAE）轉型。此階段工具不僅具備圖形繪制能力，更拓展至電路功能設計與結構優化，通過網絡表實現兩者協同。saber仿真軟件工具新增原理圖輸入、邏輯模擬、定時分析、故障仿真及自動布局布線等功能，重點解決設計前期的功能驗證與模擬分析問題。盡管自動綜合能力工具開始涌現，但基于原理圖的設計方式在復雜邏輯或系統級設計中仍面臨挑戰。1980年，加州理工學院的Carver Mead和Lynn Conway出版了《超大規模集成電路系統導論》（Introduction to VLSI Systems）。這一具有重大意義的著作提出了通過編程語言來進行芯片設計的新思想。從1981年開始，電子設計自動化逐漸開始商業化。1984年的設計自動化會議（設計 自動化技術 Conference）上還舉辦了第一個以電子設計自動化為主題的展銷展覽。Gateway設計自動化公司（該公司在1990年被凱登思公司收購）在1986年推出了一種硬件描述語言Verilog，這種語言是現在最流行的高級抽象設計語言。1987年，在美國國防部的資助下，另一種硬件描述語言vhdl被創造出來。根據這些語言規范產生的各種仿真系統迅速被推出，使得設計人員可對設計的芯片進行直接仿真。后來，技術的發展更側重于邏輯綜合。
20世紀90年代起，伴隨超大規模集成電路、高性能計算及電子系統設計理論的突破，EDA技術進入全面自動化階段。此階段工具覆蓋物理校驗、布局、邏輯綜合、軟硬件協同設計等全流程，實現硬件描述語言（HDL）從語言描述到門級網表的完整映射，并支持電路向特定器件結構的優化部署。微電子工藝躍升至深亞微米級，器件集成度突破百萬門級，驅動電路設計從集成電路應用轉向集成電路設計、片上系統（SoC）與專用系統開發。saber仿真軟件工具具備抽象設計能力，提供框圖、狀態圖及流程圖編輯功能，并構建vhdl、ABEL等硬件描述語言的標準元件庫。此外，EDA技術突破電子設計邊界，與其他領域深度融合，催生大量基于EDA的片上專用系統，自頂向下設計理念與軟硬核功能庫成為主流設計范式。
21世紀起，以軟硬件協同設計（軟件/Hardware Co - 設計）、具有知識產權的內核（Intellectual Property Core，IP核）復用和超深亞微米（Very Deep Sub - Micron，VDSM）技術為支撐的SOC（System on Chip，片上系統）是國際超大規模集成電路（VLSI）的發展趨勢和新世紀集成電路的主流。第四代saber仿真軟件工具是面向VDSM + SOC + IP的新一代系統。面向超深亞微米的SOC，是把一個完整的系統集成在一個芯片上，或用一個芯片實現一個功能完整的系統。隨著集成電路制造工藝以及EDA設計方法的改進，SOC已經走向實用。SOC是微電子設計領域的一場革命。SOC是從整個系統的角度出發，把處理機制、模型算法、軟件（特別是芯片上的操作系統——嵌入式的操作系統）、芯片結構、各層次電路直至器件的設計緊密結合起來，在單個芯片上完成整個系統的功能。它的設計必須從系統行為級開始自頂向下。
技術特點
采用軟件方式的硬件設計
電子設計自動化是一種軟件方式的硬件設計過程，具有與傳統程序設計一樣的代碼編輯、編譯過程，電子設計自動化的集成開發環境同樣可以從為程序設計者提供查錯、糾錯功能。同時，描述硬件的程序代碼不僅可以描述集成電路的組成結構與連接關系，還可以描述集成電路的功能行為與輸入/輸出對應關系。電子設計自動化的上述特點為非專業集成電路的工程設計人員研制自身專業領域的專用電子系統或集成電路提供了有效途徑，掌握硬件描述語言的工程設計人員可以方便地將本專業的工程方法固化到集成電路中，從而形成專業性更強的專用電子系統或集成電路。
軟件到硬件的轉換由開發軟件自動完成
電子設計自動化通過其軟件工具實現從硬件描述語言到硬件集成電路的轉換，轉換過程由工具軟件自主完成，設計人員可以通過修改器件設置、引腳分配、配置模式等達到修改設計的目的。
設計過程中可用軟件仿真
電子設計自動化開發系統多帶有軟件仿真模塊或第三方的軟件仿真工具，借助工具，設計人員可以實現對當前電路的功能、時序、行為仿真，評價設計效果并根據效果及時修正電路設計。
線上可編程
現代的大多數可編程邏輯器件具備isp（也稱在線配置）功能，借助電子設計自動化工具軟件與編程電纜等編程硬件，設計人員可以將改好的程序即時下載（燒錄）至標器件，無需使用第三方的專用燒錄器或編程器。在線編程也為現有系統升級與更新換代提供了方便，用戶可以在不改變硬件的情況下實現新的系統，增強功能。
單芯片集成系統
不同于傳統的硬件電路設計，電子設計自動化最終實現的是電子系統的集成芯片，避免了傳統電路中大量使用的分立元件、中小規模集成電路及必需的焊接、連線，因此能夠實現較高的集成度、可靠性以及系統的低功耗。
主要內容
電子設計自動化的基本內容主要包括大規模可編程邏輯器件、硬件描述語言與開發工具。三者各司其職。其中，硬件描述語言用于系統描述，說明電子系統的功能、組成結構或動作行為；開發工具負責程序輸入、程序編譯，將硬件描述語言轉換為實際電路并下載至可編程邏輯器件：大規模可編程邏輯器件則負責接收生成的最終電路，在開發工具的控制下實現集成系統。
大規模可編程邏輯器件
大規模可編程邏輯器件PLD是一種內部集成了大量邏輯電路與可編程連接線的半成品集成電路，一般由專業集成電路廠商制造，可編程配置實現用用戶需要的任意功能。常用的可編程邏輯器件主要有復雜可編程邏輯器件（CPLD）與現場可編程邏輯門陣列（FPGA）兩類。相關的器件制造商有很多，代表性的廠家包括Xilinx、阿爾特拉和Lattice半導體、Microsemi等。
大規模可編程邏輯器件適合于新品研制或小批量產品開發，在開發周期、上市速度上具有優勢，同時大規模可編程邏輯器件轉掩模ASIC方便，開發風險大為降低，是現代電子設計方法去的重要載體。與傳統電路相比，PLD在集成度、速度、可靠性方面具有明顯的優勢，因而它在工業、消費類電子等領域得到了廣泛應用。同樣作為可編程邏輯器件，CPLD與FPGA具有各自不同的特點。一般而言，相對于FPGA，CPLD無需外部FLASH存儲器，具有較快的速度與較小的規模，內部硬件資源小于FPGA。因此，在實際選用時，針對復雜邏輯、復雜算法或者多功能系統、單片系統等場合，多選用FPGA：針對速度要求高、邏輯相對簡單、功能相對單一的場合，多選用普通規模CPLD。然而，隨著技術的進步，CPLD的密度也在不斷擴大，邏輯資源不斷增多，FPGA也在借鑒CPLD的器件優勢，出現了內部帶有FLASH的器件，也就是說CPLD與FPGA之間的界限有模糊化的趨勢。
硬件描述語言
電子設計自動化中，硬件描述語言用于描述電子系統的邏輯功能行為、電路線結構與連接形式，它尤其適合大規模系統的設計。電子設計自動化設計中應用最為廣泛的硬件描述語言主要有vhdl、Verilog HDL、ABEL等。
VHDL
VHDL全稱為Very-High-Speed Integrated Circuit Hardware Description Language，是IEEE與美國國防部共同確認的標準硬件描述語言，亦是支持工具最為廣泛的硬件描述語言之一。其具備強大的硬件描述能力，是一種全方位的HDL，涵蓋系統行為級、寄存器傳輸級及邏輯門級等多個設計層次。VHDL支持硬件的結構描述、數據流描述、行為描述以及三種形式的混合描述方法，自頂向下或自底向上的電路設計方法均可通過VHDL實現。同時，vhdl廣泛的描述能力使設計人員能夠聚焦于系統功能，而在物理實現上僅需投入較少精力。VHDL代碼簡潔明確，適用于復雜控制邏輯的描述；描述方式靈活便捷，且便于設計交流與重用；作為一種標準語言，VHDL不依賴于特定器件，被眾多saber仿真軟件工具所支持，移植性良好。
Verilog HDL
Verilog HDL同樣為IEEE的標準硬件描述語言，由Gateway 設計Automation公司于1983年提出。Verilog HDL采用文本形式描述數字電路的硬件結構與行為，可描述邏輯電路圖、邏輯表達式及數字系統的邏輯功能。Verilog以模塊為基礎實現設計，風格與c語言類似，形式自由、靈活，易于掌握，支持其的EDA工具較多，綜合過程較vhdl稍顯簡單，但在高級描述方面不及VHDL。
ABEL
ABEL支持多種輸入方式的HDL，輸入方式涵蓋布爾方程、高級語言方程、狀態圖與真值表等。ABEL廣泛應用于各類可編程邏輯器件的邏輯功能設計，因其語言描述的獨立性，以及具備上至系統、下至門級電路的寬口徑描述功能，故適用于各種不同規模的可編程器件設計。ABEL-HDL還能對所設計的邏輯系統進行功能仿真，無需預估實際芯片的結構。與VHDL、Verilog等語言相比，ABEL適用范圍廣、使用靈活、格式簡潔、編譯要求寬松，適合速成或初學者學習，但綜合工具相對較少。
開發工具
不同于傳統的軟件開發工具，saber仿真軟件開發工具直接面向特定的一類或幾類可編程邏輯器件（PLD）。自20世紀70年代可編程邏輯器件出現以來，其始終處于持續的高速發展階段，要求相應的開發工具必須不斷更新換代，以適應PLD技術的飛速進步。因此，EDA開發工具主要由器件生產廠家研制，或與專業軟件廠商聯合開發。結合所生產的PLD器件，阿爾特拉、Xilinx、Lattice半導體等廠商均推出了面向自身器件的專用開發工具。
Altera的開發工具
Altera的saber仿真軟件工具主要包括MAXPLUS II、Quartus II等系列軟件。其中，Quartus II系列平臺是當前Altera的主流開發平臺，而MAXPLUS II曾是高校早期EDA教學的重要內容。Altera的系列開發平臺具有友好的人機交互，能夠清晰體現EDA的設計流程，在EDA教學及工程實踐中均有廣泛應用。 阿爾特拉的系列開發工具采用集成開發環境（IDE），支持原理圖、文本、波形、EDIF及多種混合設計輸入模式，兼容vhdl、Verilog等描述工具，功能強大。其中，MAXPLUS II僅支持MAX7000/3000、Flex等早期系列器件。
Lattice半導體的開發工具
Lattice半導體是全球主要的可編程邏輯器件（PLD）廠商之一，其發明的isp技術及生產的具有獨特結構的CPLD、FPGA器件使其在可編程器件領域占據重要地位。自21世紀以來，Lattice的PLD器件受到越來越多企業的青睞，LatticeXP2等系列器件被包括中國大陸在內的大量通信、工控企業選用。 Lattice半導體的PLD開發工具主要包括早期的ispEXPERT系列及當前主流的ispLever系列開發平臺。其開發工具面向自身的CPLD與FPGA器件，支持vhdl、ABEL、Verilog等多種語言的設計、綜合、適配、仿真及在線下載。
Xilinx的開發工具
Xilinx曾是全球最大的PLD制造商，其開發軟件包括Foundation和ISE系列集成工具，其中ISE系列工具為當前主流設計平臺，采用自動化、完整的IDE集成設計環境。Xilinx在歐美、日本及亞太地區擁有廣泛的用戶群。 除上述集成工具外，針對saber仿真軟件過程中的設計輸入、邏輯綜合等操作，還有大量第三方工具，例如HDL專用文本編輯器UltraEdit、HDLTurboWriter，可視化HDL/Verilog編輯工具Visual HDL/Visual Verilog，HDL邏輯綜合工具Synplicity等。
應用領域
EDA技術涉及許多領域，覆蓋了集成電路從設計到掩模生成的整個過程，包括設計領域、模擬仿真領域、分析和驗證領域、制造準備領域。下述領域適用于芯片、專用集成電路（ASIC）、FPGA的構建，印刷電路板（PCB）設計也有類似特點。
設計領域
行為級綜合（高級綜合或算法）：具有更高的抽象級別，并允許自動進行體系結構的探索處理。它涉及將所設計的抽象行為級描述轉換為可綜合的RTL描述。輸入的規格可以是行為級的vhdl、SystemC算法、C++等，經過綜合后生成HDL/Verilog RTL級描述語言。
邏輯綜合（Synthesis）：對芯片抽象邏輯的翻譯，將邏輯的寄存器傳輸（Register Transfer Level, RTL）級描述（通常通過一個指定的硬件描述語言，如Verilog或VHDL）轉換成由獨立邏輯門組成的網表。
原理圖設計輸入：設計芯片的電路圖，輸出Verilog、VHDL、集成電路通用模擬程序及其他格式。
布圖規劃（Floorplan）：將邏輯門、電源和地平線、I/O引腳及硬件宏單元擺放到希望的位置。（這類似于一個城市規劃師對住宅、商業和工業區域的劃分處理）
布局（Place）和布線（route）：（對于數字器件）利用工具自動對綜合后的門級網表進行邏輯門和其他經工藝映射后的元件進行布局，緊接著進行設計布線，將各元件的信號線和電源終端用導線連接起來。
晶體管版圖設計：在模擬/混合信號器件中將原理圖轉換成布局示意圖，包含器件的所有圖層。
協同設計：兩個或更多的電子系統的并行設計、分析或優化。通常這些電子系統屬于不同的襯底，如多塊PCB板或多芯片封裝。
IP核：提供預編程的設計元素。
saber仿真軟件技術數據庫：EDA應用程序的專用數據庫。因為歷史上一般用途的數據庫在性能上無法滿足要求。
模擬仿真領域
模擬：對電路的工作進行模擬以驗證其正確性和性能。
晶體管級模擬：電路/版圖行為的低級晶體管級模擬，器件級精度。
邏輯級模擬：RTL或門級網表的數字模擬，布爾邏輯級精度。
行為級模擬：對設計的體系結構運行進行高級別模擬，環路級或接口級精度。
硬件仿真：使用專用硬件仿真目標設計邏輯。有時可插入系統，代替尚未完成的芯片；這就是所謂的在電路仿真。
工藝CAD（Technology CAD, TCAD）：對基本的工藝加工技術進行模擬和分析。半導體工藝模擬可以得到摻雜濃度分布，直接從器件物理推導出器件的電學特性。
電磁場運算（或僅是場運算）：直接對IC或PCB設計中感興趣的問題求解麥克斯韋方程組，比全局的版圖提取要慢，但更準確。
分析和驗證領域
制造準備領域
發展狀況
從行業格局看，長期以來，全球電子設計自動化市場被新思科技（Synopsys）、凱登思（cadence）和西門子股份公司EDA（Siemens EDA）三家國際廠商（又稱“saber仿真軟件三巨頭”）壟斷，廠商擁有完整的、有總體優勢的全流程產品。在中國市場，目前三家國際巨頭占據主導地位，合計市場份額超過70%。截至2020年，全球電子設計自動化市場規模約為100億美元，年增長率在7%左右。
2023年，中國電子設計自動化市場規模約127億元人民幣，約占全球EDA市場的10%。2024年，全球電子設計自動化市場規模約為157.1億美元。據中國半導體行業協會預測，2025年中國EDA市場規模將達到184.9億元。
2025年，繼新思科技、西門子股份公司電子設計自動化等國際巨頭接連出手并購之后，中國國內電子設計自動化產業的并購步伐明顯提速。同年4月11日晚間，中國國內電子設計自動化領先廠商概倫電子披露，公司擬通過發行股份及支付現金的方式取得銳成芯微100%股權及納能微45.64%股權，本次交易完成后，銳成芯微與納能微均將成為上市公司的全資子公司。
社會意義
saber仿真軟件被譽為“芯片之母”，是電子設計的基石產業。擁有百億美金的EDA市場構筑了整個電子產業的根基，可以說“誰掌握了EDA，誰就有了芯片領域的主導權。”近年來，中國在多個領域面臨關鍵核心技術“卡脖子”的危機，其中對芯片技術領域的制約尤為嚴重，盡快打破壟斷、讓芯片關鍵技術不再受制于人可謂刻不容緩。對于中國來說，EDA芯片設計軟件的國產化對于芯片領域的突破意義與光刻機制造同等重要。因此，中國團隊拿下EDA全球冠軍可以說為中國前沿科技領域研究注入了強心劑，極大程度上提振了中國突破技術封鎖、實現高端芯片制造獨立自主的信心。
相關概念
電子學
電子學（英語：電子器件）是一門以應用為主要目的的學科，它主要研究電子的特性和行為，以及電子器件的物理特征。
計算機輔助設計
計算機輔助設計（CAD，計算機 Aided Design），指利用計算機及其圖形設備幫助設計人員進行設計工作。
計算機輔助工程
計算機輔助工程（CAE，Computer Aided Engineering），本質是把物理和工程學科的理論模型做數學處理后，得到的代數求解過程固化而成的計算機程序。CAE軟件四大基石：數學、物理、計算機科學、工程學。融合了物理學、數學、工程學、計算機科學等多學科的算法和技術。
硬件描述語言
硬件描述語言是電子系統硬件行為描述、結構描述、數據流描述的語言，高級語言相對于機器語言，是一種指令集的體系。
參考資料 >
干貨｜“下班路上，芯片陪你”① 芯片是如何設計出來的？.微信公眾號.2025-04-16
半月談丨中國年輕人奪冠EDA，值得喝彩！.百家號.2025-04-16
國內EDA并購整合潮涌 助力企業打造全譜系全流程能力.百家號.2025-04-16
機械三分鐘 || CAD是什么？.微信公眾號.2025-04-16
工業軟件研究系列 | CAE產業洞察.微信公眾號.2025-04-16
1024世界說|硬件描述語言verilog入門.微信公眾號.2025-04-16