集成電路封裝（Packaging，PKG）是指利用膜技術(shù)及微加工技術(shù)，將芯片及其他要素在框架或基板上布局、粘貼、固定及連接，引出接線端子并通過可塑性絕緣介質(zhì)灌注、固定構(gòu)成整體結(jié)構(gòu)的工藝，是集成電路生產(chǎn)的最后環(huán)節(jié)。集成電路封裝主要是對半導(dǎo)體器件芯片起到保護(hù)、支撐、鏈接的作用。
集成電路封裝大致可分為4個發(fā)展階段。20世紀(jì)80年代之前為通孔安裝時代，工人手動插入PCB板的通孔中，因性能優(yōu)良、成本低廉曾為主流，但逐漸被新封裝形式取代。20世紀(jì)80年代為表面安裝器件時代，管腳數(shù)和組裝密度大幅提高，封裝技術(shù)迎來革命。20世紀(jì)90年代初為焊球陣列封裝（BGA）/芯片尺寸封裝（CSP）時代，集成電路發(fā)展到超大規(guī)模，封裝向更高密度和速度發(fā)展，BGA封裝成為主流。90年代末的3D整層封裝時代，系統(tǒng)級封裝（SIP）出現(xiàn)，推動了性能密度、集成度、低成本和靈活性的顯著提升。
集成電路封裝材料有金屬、陶瓷、玻璃和塑料之分，而連接方式則分為通孔插裝和表面貼裝。其工藝流程包括晶片減薄和劃片芯片貼裝、引線鍵合、塑封成型、打標(biāo)、切筋打彎等六個步驟。集成電路使用DIP技術(shù)、PLCC技術(shù)、PGA技術(shù)等關(guān)鍵技術(shù)進(jìn)行封裝后，通過測試準(zhǔn)備、接口、程序和數(shù)據(jù)分析等步驟進(jìn)行封裝測試。封裝標(biāo)準(zhǔn)方面，中國遵循《大規(guī)模集成電路（LSI）封裝印制電路板共通設(shè)計結(jié)構(gòu)》，而國際標(biāo)準(zhǔn)普遍采用《JEDEC標(biāo)準(zhǔn)》。集成電路封裝的發(fā)展趨勢指向小型化、高密度化、多引腳適應(yīng)性以及高溫環(huán)境適應(yīng)性。
發(fā)展歷程
集成電路封裝技術(shù)是伴隨著集成電路的進(jìn)步而發(fā)展起來的。一代集成電路需要相應(yīng)的一代封裝，它的發(fā)展史就是集成電路性能不斷提高、系統(tǒng)不斷小型化的歷史。
第一階段：通孔安裝時代
1947年，美國電話電報公司（AT&T）貝爾實驗室發(fā)明了世界上第一只半導(dǎo)體晶體管，開創(chuàng)了集成電路封裝的歷史。半導(dǎo)體晶體管以三根引線的TO型外殼封裝為主，工藝主要是金屬玻璃封裝工藝。1958年，美國德州儀器研制成功世界上第一塊集成電路（IC）。20世紀(jì)60年代，人們開發(fā)出了雙列直插式封裝（DoubleIn-line Package，DIP），這種封裝結(jié)構(gòu)很好地解決了陶瓷與金屬引線的連接，熱性能、電性能俱佳。DIP一出現(xiàn)就贏得了IC廠家的青睞，很快得到了推廣應(yīng)用，其 I/O 引線有4~64只引腳，而其系列產(chǎn)品很快應(yīng)運而生。
20世紀(jì)70年代，DIP成為中小規(guī)模集成電路封裝系列的主導(dǎo)產(chǎn)品。封裝材料前期主要是陶瓷封裝，為了降低成本，后期推出了塑封技術(shù)，其不足之處是信號頻率較低，組裝密度難以提高，不能滿足高效率自動化生產(chǎn)的要求。但隨著新的封裝形式的不斷涌現(xiàn)，這類封裝加速萎縮。
第二階段：表面安裝器件時代
1968-1969年，飛利浦開發(fā)出了小外形封裝（SOP）、薄小外形封裝（TSOP）、甚小外形封裝（VSOP）、縮小型SOP封裝（SSOP）、薄體緊縮型SOP封裝（TSSOP）及小外形集成電路（SOIC）等。這種IC的塑封殼有兩類：方形扁平型和小型外殼型。方形扁平型用于多引腳電路，小型外殼型用于少引腳電路。1977年，第一塊超大規(guī)模集成電路（Very Large Scale Integration，VLSI）的出現(xiàn)，進(jìn)一步促使了IC向多引腳、細(xì)間距的方向發(fā)展。隨著QFP等四邊引線封裝器件的引腳間距從1.27mm迅速下降到了0.3mm，由數(shù)百條引腳引起的共面性、對中性問題也大大增加了貼裝工藝的難度，于是，使得早在20世紀(jì)60年代初就已經(jīng)出現(xiàn)的面陣列球形焊料端子封裝（BGA）在80~90年代又重新進(jìn)入了人們的視野。
第三階段：焊球陣列封裝時代
1991年，由Motorola公司等開發(fā)的塑封BGA使得面陣列引腳封裝技術(shù)實用化。此后，新的面陣列封裝IC相繼出現(xiàn)（如20世紀(jì)90年代中期美國的微型球柵陣列封裝μBGA、日本的芯片尺寸封裝CSP（ChipScale Package），封裝面積/芯片面積之比更是達(dá)到1.2以下），其I/O引腳直接分布在封裝體的底面，這在適應(yīng)I/O數(shù)快速增長的同時，也極大地改善了組裝的工藝性和組件的電氣性能。與此同時，SMT的各項技術(shù)內(nèi)容也更加成熟，組裝不良率下降到了百萬分之十以下。20世紀(jì)90年代，SMT發(fā)展成為現(xiàn)代電子裝聯(lián)的主流技術(shù)，成為了電子裝聯(lián)技術(shù)史上的又一個高峰。
1994年9月，日本三菱電氣研究出一種芯片面積/封裝面積為1:1.1的封裝結(jié)構(gòu)，其封裝外形尺寸只比裸芯片大一點點。即單個IC芯片有多大，封裝尺寸就有多大，從而誕生了一種新的封裝形式，命名為芯片尺寸封裝，簡稱CSP（Chip Size Package或Chip ScalePackage）。
第四階段：3D疊層封裝時代
20世紀(jì)90年代末，是3D疊層封裝時代，其代表性的產(chǎn)品是系統(tǒng)級封裝（System In a Package，SIP），它在封裝觀念上發(fā)生了革命性的變化，從原來的封裝元件概念演變成封裝系統(tǒng)，SIP實際上就是一系統(tǒng)級的多芯片封裝（systemMCP），它是將多個芯片和可能的無源元件集成在同一封裝內(nèi)，形成具有系統(tǒng)功能的模塊，因而可以實現(xiàn)較高的性能密度、更高的集成度、更小的成本和更大的靈活性。2022年8月，美國國防部高級研究計劃局（DARPA）宣布設(shè)立“下一代微電子制造”（NGMM）研究項目。DARPA表示，微電子制造的下一個主要浪潮將需要不同材料和組件的異構(gòu)集成，不同來源、不同功能乃至不同材料的器件堆疊封裝，將有可能實現(xiàn)功能與性能的革命性改進(jìn)。
封裝目的
集成電路是由各種半導(dǎo)體器件芯片組合而成的，但孤立或裸露的芯片還不能使用，需要通過適當(dāng)?shù)暮附樱ㄍǔＪ鞘褂媒鸾z球焊機(jī)）工藝將芯片的功能端引出到相應(yīng)的引腳。還要通過合理的封裝工藝完成微波元件的成型。集成電路封裝主要基于4個目的，即防護(hù)、支撐、連接及可靠性。
保護(hù)：集成電路的半導(dǎo)體芯片的生產(chǎn)車間有非常嚴(yán)格的生產(chǎn)環(huán)境條件控制，恒定的溫度（（230士3）℃）、恒定的濕度（（50士10）%）、嚴(yán)格的塵埃顆粒度控制（一般介于1~10K）及嚴(yán)格的靜電保護(hù)措施，裸裝條件下的芯片只有這種嚴(yán)格的環(huán)境控制下才不會失效。然而日常使用環(huán)境不可能具備這種條件，因此集成電路的芯片需要進(jìn)行封裝保護(hù)。
支撐：集成電路封裝主要起到支撐芯片，將芯片固定好便于電路的連接，以及使器件不易損壞的作用。
鏈接：集成電路封裝的連接作用是將芯片的功能端電極通過引腳與外界電路連通。金絲將電極與引腳連接起來，載片臺用于承載芯片，ep粘合劑用于將芯片粘貼在載片臺上，引腳用于支撐整個器件，而塑封體則起到固定及保護(hù)作用。
提高可靠性：原始裸露的芯片離開特定的生存環(huán)境后很容易損毀，集成電路封裝的材料和工藝起到一定的保護(hù)作用，從而決定集成電路的可靠性，延長芯片的工作壽命。
工藝流程
集成電路封裝工藝流程包括晶片減薄、劃片、芯片貼裝、引線鍵合、塑封成型、打標(biāo)、切筋打彎和檢查多道工序。
晶片減薄和劃片
晶片減薄是從晶片背面進(jìn)行研磨，將其減薄到適合封裝的程度。晶片減薄后，可以進(jìn)行劃片。劃片后需要用顯微鏡進(jìn)行檢查，看是否有劃傷等缺陷，合格的芯片進(jìn)入下道工序。
芯片貼裝
芯片貼裝是將切割下來的芯片貼裝到框架的中間焊盤上。常用的芯片貼裝工藝方法主要有共晶焊接、導(dǎo)電膠黏接、聚合物黏結(jié)等。在塑料封裝中最常用的方法是使用聚合物黏結(jié)劑將芯片粘貼到金屬框架上。工藝過程是用針筒或注射器將黏結(jié)劑涂布到芯片焊盤上，然后用自動拾片機(jī)（機(jī)械手）將芯片精確地放置到芯片焊盤的黏結(jié)劑上面，最后烘焙固化。
引線鍵合
引線鍵合是實現(xiàn)芯片與引出端互連技術(shù)中最主要的一種。該工藝是用硅鋁絲、金線或銅絲將芯片上的鍵合區(qū)和引線框架相連接，實現(xiàn)芯片與外引腳間的互連。該工藝以及芯片的其他互連技術(shù)，包括載帶自動焊和倒裝焊等。
塑封成型
塑封成型技術(shù)包括轉(zhuǎn)移成型技術(shù)、噴射成型技術(shù)、預(yù)成型技術(shù)等，最主要的成型技術(shù)是轉(zhuǎn)移成型技術(shù)。轉(zhuǎn)移成型使用的材料一般為熱固性聚合物。這種材料在低溫時是塑性的或流動的，但當(dāng)將其加熱到一定溫度時，會發(fā)生交聯(lián)反應(yīng)，形成剛性固體。在塑料封裝中使用的典型成型技術(shù)的工藝過程是將已貼裝好芯片并完成引線鍵合的框架帶置于模具中，塑封料被擠壓注入模腔后快速固化，經(jīng)過一段時間的保壓，使得模塊達(dá)到一定的硬度，然后用頂桿頂出模塊。
打標(biāo)
打標(biāo)是在封裝模塊的頂表面印上去不掉的、字跡清楚的字母和標(biāo)識，包括制造商的信息、國家、器件代碼等，主要是為了識別并可跟蹤器件的信息，常用的打標(biāo)技術(shù)是激光打標(biāo)。
切筋打彎
切筋打彎實際上是兩道工序，但通常同時完成。切筋工藝是指切除框架外引腳之間的堤壩以及在框架帶上連在一起的地方；打彎工藝則是將引腳彎成一定的形狀，以適合裝配的需要。這些工藝完成后，要進(jìn)行封裝后的檢查，合格才能出貨。
封裝分類
按封裝材料分類
金屬封裝
金屬封裝是采用金屬殼體或底座，IC芯片直接或通過基板安裝在外殼或底座上，引線穿過金屬殼體或底座，大多采用金屬封裝技術(shù)的一種封裝形式。金屬材料具有最優(yōu)良的水分子滲透阻絕能力，并且具有良好的散熱能力和電磁屏蔽，故金屬封裝具有良好的可靠性，常被作為高可靠性要求和定制的專用氣密封裝，在分立式芯片元器件封裝、專用集成電路封裝、光電器件封裝等領(lǐng)域，金屬封裝仍然占有相當(dāng)大的市場，在高可靠度需求的軍用電子封裝方面應(yīng)用尤其廣泛。
陶瓷封裝
陶瓷封裝與金屬封裝相比，其價格較低。陶瓷被用作集成電路封裝材料主要是因其在熱、電、機(jī)械特性等方面極為穩(wěn)定，并且陶瓷材料的特性可以通過改變其化學(xué)成分和工藝的控制調(diào)整實現(xiàn)。陶瓷不僅可以作為封蓋材料，還可以作為各種微電子產(chǎn)品重要的基板。陶瓷封裝中最常見的材料是氧化鋁，其他比較重要的陶瓷封裝材料有氮化鋁、碳化鋁、玻璃與玻璃陶瓷以及藍(lán)寶石等。
玻璃封裝
玻璃封裝是指利用玻璃作為電子元器件密封材料的一種封裝方式。玻璃封裝除了具有良好的化學(xué)穩(wěn)定性、抗氧化性、電絕緣性與致密性之外，還可利用其成分的調(diào)整而獲得各種不同的熱性質(zhì)以配合工藝需求。
塑料封裝
塑料封裝是以有機(jī)高分子化合物樹脂密封塑料封裝時，水分子通常在數(shù)小時內(nèi)即能侵入，塑料封裝一般被認(rèn)為是非氣密性封裝。這種使用有機(jī)化合物材料的封裝稱為包封，通常用低溫聚合物來實現(xiàn)，包封是非密封性的。最常見的包封材料可分為環(huán)氧類、酸類、聚硅酮類和烏拉坦類四種類型。集成電路封裝使用ep類較多，該類材料具有耐濕、耐燃、易保存、流動填充性好、電絕緣性高、應(yīng)力低、強(qiáng)度大和可靠性好等特點。
按連接方式分類
通孔插裝式
通孔插裝式是將元器件的引線插入印制板上的元器件安裝孔，再進(jìn)行焊接實現(xiàn)電器連接的一種方式，適合于分立元器件如電阻、電容、晶體管和雙列直插式的IC器件等安裝，組裝密度較低，隨著元器件的發(fā)展采用該種安裝工藝的逐漸減少。電子產(chǎn)品自動化生產(chǎn)的主要工藝包括插裝元器件、涂敷釬劑、預(yù)熱、波峰焊、冷卻、剪腿和整理、清洗、檢驗、卸載等。
表面貼裝式
表面貼裝式是將焊接端子（或引腳）位于同一平面的元器件（即表面貼裝元器件）平貼于印制板的焊盤表面上，經(jīng)焊接后與導(dǎo)電圖形進(jìn)行電氣互連的一種互連安裝方式。其特點是印制板上不需元器件安裝孔，只有孔徑較小的導(dǎo)通孔（過孔），節(jié)省了空間，極大地提高了印制板的組裝密度，便于自動化安裝，提高了生產(chǎn)效率，并且采用再流焊接的技術(shù)也大大提高了焊接的可靠性。隨著元器件的進(jìn)一步小型化和功能的擴(kuò)展，此種安裝技術(shù)為電子產(chǎn)品的小型化、薄型化、重量輕、功能多的發(fā)展方向。
按芯片數(shù)量分類
單芯片封裝
單芯片封裝（SingleChip Package，SCP）是對單個芯片進(jìn)行封裝，可以實現(xiàn)某個單獨特定的功能。經(jīng)過多年的發(fā)展與技術(shù)積累，截至2022年，市面上銷售的單芯片封裝器件多數(shù)已通過功能測試以及老化測試，出貨時已淘汰早期不良產(chǎn)品，可靠性較高。
多芯片封裝
多芯片封裝（Multi Chip Module，MCM）是將多個裸芯片裝載在陶瓷等多層基板上，再進(jìn)行氣密性封裝，可以實現(xiàn)多個功能。隨著半導(dǎo)體技術(shù)朝著高速、高密度化發(fā)展，MCM的重要性日益提升。然而，由于MCM包含多個模塊，器件間線路較長，容易產(chǎn)生干擾電容、電阻大等信號傳輸問題，以及功率密度過高等問題，使得系統(tǒng)性能大幅下降，并會產(chǎn)生不同形態(tài)的電路延時。因此，提升MCM的性能對于改善先進(jìn)電子封裝產(chǎn)品性能具有至關(guān)重要的作用。
按氣密性分類
氣密性封裝
氣密性封裝主要指使用具有空腔結(jié)構(gòu)的金屬、陶瓷、玻璃外殼的封裝。由于金屬、陶瓷、玻璃外殼具有較高的抵抗外部環(huán)境氣氛的滲透能力和熱學(xué)性能，可以實現(xiàn)對空腔中的芯片、組件更好的保護(hù)。這類氣密性封裝多用在對可靠性要求苛刻的航天、航空、軍事、船舶等領(lǐng)域。
非氣密性封裝
非氣密性封裝是以有機(jī)高分子化合物沒藥樹密封塑料封裝時，水分子通常在數(shù)小時內(nèi)即能侵入，塑料封裝一般被認(rèn)為是非氣密性封裝。這種使用有機(jī)化合物材料的封裝稱為包封，通常用低溫聚合物來實現(xiàn)，包封是非密封性的。
封裝技術(shù)
封裝技術(shù)主要指的是封裝過程中所采用的技術(shù)手段。
引線鍵合技術(shù)
引線鍵合（Wire Bonding）是一種廣泛使用的半導(dǎo)體封裝技術(shù)，主要用于連接集成電路（IC）的芯片與其封裝的引腳。這種技術(shù)涉及使用細(xì)小的金屬絲（通常是金或鋁），通過熱壓、超聲波或熱聲波技術(shù)將其鍵合到芯片的焊盤和封裝的引線框架上。引線鍵合技術(shù)因其成本效益高、可靠性好以及適應(yīng)多樣化封裝需求的能力而被廣泛采用，特別適用于大量生產(chǎn)中的高速自動化過程。
FC封裝技術(shù)
FC（Flipchip）封裝技術(shù)是通過芯片上的凸點直接將元器件朝下互連到基板、載體或者電路板上，導(dǎo)線鍵合是將芯片的面朝上。由于芯片是倒扣在封裝襯底上的，與常規(guī)封裝芯片放置方向相反。倒裝芯片元器件主要用于半導(dǎo)體設(shè)備，如無源濾波器、探測天線、存儲器裝備等。倒裝芯片封裝技術(shù)與其他封裝技術(shù)相比，在尺寸、外觀、柔性、可靠性以及成本等方面有很大的優(yōu)勢。
晶圓級封裝技術(shù)
晶圓級封裝（Wafer Level Package，WLP）是一種先進(jìn)的封裝技術(shù)，其中封裝的整個過程在晶圓形態(tài)完成，而不是單獨封裝每個芯片。這種技術(shù)使得封裝尺寸幾乎與芯片本身一樣大，極大地減小了封裝的體積，提高了封裝密度，同時降低了成本。晶圓級封裝廣泛應(yīng)用于需要高集成度和小型化的應(yīng)用，如智能手機(jī)中的攝像頭模塊、傳感器和其他微型電子設(shè)備。這種封裝方式不僅提高了生產(chǎn)效率，還優(yōu)化了電子設(shè)備的性能和可靠性。
封裝形式
封裝形式是指安裝半導(dǎo)體集成電路芯片用的外殼。
單列直插式封裝（SIP）
單列直插式封裝（SIP，single in-譜線）引腳從封裝一個側(cè)面引出，引腳朝下，以缺口、凹槽或色點作為引腳參考標(biāo)記，引腳編號順序一般從左到右，排列成一條直線。當(dāng)裝配到印刷基板上時封裝呈側(cè)立狀。引腳中心距通常為2.54mm，引腳數(shù)為2~23，多數(shù)為定制產(chǎn)品。
雙列直插式封裝（DIP）
雙列直插式封裝（DIP，Dual In-line Package）是一種普及的插裝型封裝技術(shù)，主要用于中小規(guī)模集成電路（IC），如標(biāo)準(zhǔn)邏輯IC、存儲器LSI和微機(jī)電路等。其封裝材料有塑料和陶瓷兩種。DIP封裝的集成電路芯片具有兩排引腳，引腳數(shù)量一般不超過100個。這些引腳從封裝兩側(cè)引出，以缺口或色點等標(biāo)記為參考，引腳朝上時按順時針方向排列，反之則按逆時針方向排列。DIP封裝芯片可以插入到具有DIP結(jié)構(gòu)的芯片插座上，也可以直接插在具有相同焊孔數(shù)和幾何排列的電路板上進(jìn)行焊接。插拔DIP封裝芯片時應(yīng)特別小心，以免損壞引腳。
小外形封裝（SOP）
小外形封裝（SOP，Small Outline Package）是一種表面貼裝型封裝技術(shù)，主要采用塑料或陶瓷作為封裝材料，引腳從封裝體的兩側(cè)引出，形狀類似海鷗翼（L字形）。這種技術(shù)的引腳數(shù)量通常不超過28個，應(yīng)用極為廣泛，特別是在存儲器LSI、規(guī)模較小的ASSP等電路中。SOP封裝的標(biāo)準(zhǔn)有多種，如SOP-8、SOP-16、SOP-20、SOP-28等，其中數(shù)字代表引腳數(shù)。此外，SOP技術(shù)逐漸衍生出多種相關(guān)封裝形式，如SOJ（J型引腳小外形封裝）、TSOP（薄小外形封裝）、VSOP（甚小外形封裝）、SSOP（縮小型SOP）、TSSOP（薄的縮小型SOP）、SOT（小外形晶體管）和SOIC（小外形集成電路），在集成電路領(lǐng)域中占據(jù)重要地位。
塑封引線芯片封裝（PLCC）
塑封引線芯片封裝（PLCC，Plastic Leaded Chip Carrier），為表面貼裝型封裝之一，是一種外形呈正方形的封裝，具有32個引腳，從四個側(cè)面呈丁字形引出，是塑料制品。這種封裝的外形尺寸比DIP封裝小得多，非常適合使用表面安裝技術(shù)（SMT）在印制電路板（PCB）上進(jìn)行安裝布線。PLCC封裝具有外形尺寸小、可靠性高的優(yōu)點。
塑料方形扁平式封裝（QFP）
塑料方形扁平式封裝（QFP，Plastic Quad Flat Package）為塑料方形扁平式封裝，采用此封裝的集成電路芯片引腳之間距離很小，引腳很細(xì)，一般大規(guī)模或超大型集成電路都采用這種封裝形式，其引腳數(shù)一般在100個以上。用這種形式封裝的集成電路芯片必須采用SMD（表面安裝設(shè)備技術(shù)）將芯片與主板焊接起來。采用SMD安裝的芯片不必在電路板上打孔，一般在主板表面上有設(shè)計好的相應(yīng)引腳的焊點。將芯片各引腳對準(zhǔn)相應(yīng)的焊點，即可實現(xiàn)與電路板的焊接。用這種方法焊上去的集成電路芯片，如果不用專用工具很難拆卸下來。
塑封四角扁平封裝（PQFP）
塑封四角扁平封裝（PQFP）芯片引腳之間距離很小，引腳很細(xì)，一般大規(guī)模或超大規(guī)模集成電路采用這種封裝形式，其引腳數(shù)一般都在100以上。
薄塑封四角扁平封裝（TQFP）
薄塑封四角扁平封裝（TQFP）能有效利用空間，從而降低對印制電路板空間大小的要求。由于縮小了高度和體積，這種封裝工藝非常適合對空間要求較高的應(yīng)用，如PCMCIA卡和網(wǎng)絡(luò)器件。幾乎所有阿爾特拉的CPLD/FPGA都有TQFP。
方形扁平無引腳封裝（QFN）
方形扁平無引腳封裝（QFN，Quad Flat No-leads Package）是一種表面貼裝型封裝，由日本電子株式會社機(jī)械工業(yè)會規(guī)定的名稱。該封裝在四側(cè)配置電極觸點，無引腳設(shè)計使得其占用面積和高度均低于QFP。不過，由于無引腳設(shè)計，當(dāng)印刷基板與封裝間產(chǎn)生應(yīng)力時，電極接觸處的緩解能力較弱，通常電極觸點數(shù)量從14至100。QFN封裝材料包括陶瓷和塑料，帶LCC標(biāo)記的通常為陶瓷QFN。塑料QFN通常使用玻璃ep為基材，是一種低成本封裝，電極觸點中心距有1.27mm、0.65mm和0.5mm等規(guī)格，也稱為塑料LCC、PCLC、P-LCC等。
插針網(wǎng)格陣列封裝（PGA）
插針網(wǎng)格陣列封裝（PGA，引腳 柵極 Array Package），此封裝形式在芯片的內(nèi)外有多個方陣形的插針，每個方陣形插針沿芯片的四周間隔一定距離排列。根據(jù)引腳數(shù)目的多少，可以圍成2~5圈。安裝時，將芯片插入專門的PGA插座。和其他封裝形式相比，PGA封裝具有插拔操作更方便，可靠性高、可適應(yīng)更高的頻率的特點。
柵陣列封裝（BGA）
柵陣列封裝（BGA，Ball Grid Array）封裝為球狀引腳柵格陣列封裝，此封裝形式為高密度表面裝配封裝。在封裝的底部，引腳都成球狀并排列成一個類似于格子的圖案，由此命名為BGA。截至2022年，主板控制芯片組多采用此類封裝技術(shù)，材料多為陶瓷。與其他封裝技術(shù)相比，BGA封裝技術(shù)具有成品率高、改善電熱、適應(yīng)頻率高、可靠性好的特點。
柵陣列封裝（BGA）的芯片的I/O端是呈面陣排列的球形凸點，凸點可以是Sn-Pb焊料，也可以使用有機(jī)導(dǎo)電樹脂。BGA封裝是高引腳數(shù)、高效能IC的主要封裝類型，常用于芯片組、圖形處理芯片、ASIC、微處理器等。
平面網(wǎng)格數(shù)組封裝（LGA）
平面網(wǎng)格數(shù)組封裝（LGA，Land 柵極 Array）封裝，采用LGA封裝形式的集成電路芯片，下層只有金屬圓點作接觸之用。它依靠一個包含安裝扣具的插座，用下層的金屬原點和插座上的彈性針腳接觸，從而與主板連成一體。
板上芯片封裝（COB）
板上芯片封裝（COB，Chips on Board）可以將多顆芯片直接封裝在基板上，從而實現(xiàn)陣列式封裝，極易組裝大功率器件，且經(jīng)由基板直接散熱，具有減少熱阻的優(yōu)勢。
塑料扁平組件式封裝（PFP）
塑料扁平組件式封裝（PFP，Plastic Flat Package）的引腳是從芯片的四周引出的，這樣芯片引腳之間的距離很小，管腳很細(xì)，芯片面積不變的情況下可以容納更多數(shù)量的引腳。PFP封裝外形既可以是正方形，也可以是長方形。
Z型引腳直插式封裝（ZIP）
Z型引腳直插式封裝（ZIP，Zigzag In-line Package）的引腳也在芯片單側(cè)排列，只是引腳比SIP粗短些，節(jié)距等特征也與DIP基本相同。
芯片尺寸封裝（CSP）
芯片尺寸封裝（CSP，Chip Size Package或Chip Scale Package）。JEDEC（美國EIA協(xié)會聯(lián)合電子器件工程委員會）的JSTK一012標(biāo)準(zhǔn)規(guī)定，LSI芯片封裝面積小于或等于LSI芯片面積的120%的產(chǎn)品稱之為CSP。CSP技術(shù)的出現(xiàn)確保VLSI在高性能、高可靠性的前提下實現(xiàn)芯片的最小尺寸封裝（接近裸芯片的尺寸），而相對成本卻更低，符合電子產(chǎn)品小型化的發(fā)展潮流，是具有市場競爭力的高密度封裝形式。
無引腳芯片載體（LCC）
無引腳芯片載體（LCC，Leadless Chip Carrier）是一種緊湊型電子封裝類型，設(shè)計用于表面貼裝技術(shù)。這種封裝沒有傳統(tǒng)的外露引腳，而是在其底部具有金屬焊盤或觸點，用于電氣連接。LCC的設(shè)計使得它具有較低的體積和高度，適合于空間受限的應(yīng)用場合。由于其高密度的布局和優(yōu)化的熱管理性能，LCC封裝廣泛應(yīng)用于高性能計算和通信設(shè)備中。
封裝測試
集成電路封裝測試是對集成電路或模塊進(jìn)行檢測，通過測量對于集成電路的輸出響應(yīng)和預(yù)期輸出比較，以確定或評估集成電路元器件功能和性能的過程，是驗證設(shè)計、監(jiān)控生產(chǎn)、保證質(zhì)量、分析失效以及指導(dǎo)應(yīng)用的重要手段。集成電路測試過程主要包括4個步驟：測試設(shè)備、測試接口、測試程序、數(shù)據(jù)分析。
測試準(zhǔn)備
測試儀的基本功能是向被測器件施加輸入，并觀察其輸出。測試儀通常也被稱為自動測試設(shè)備。配置測試儀必須考慮到被測器件的技術(shù)指標(biāo)和規(guī)范，包括:器件最高時鐘頻率、定時精度要求、輸入/輸出引腳的數(shù)目、輸入/輸出模擬信號和數(shù)模混合信號特性等。其他測試設(shè)備要考慮的因素還有費用、可靠性、服務(wù)能力、軟件編程難易程度等。
測試接口
測試接口主要是根據(jù)DUT的封裝形式、最高時鐘頻率、ATE的資源配置和接口板卡形式等方面的因素合理地選擇測試插座（Socket）和設(shè)計制作測試負(fù)載板（Loadboard）。測試負(fù)載板的作用是為DUT和ATE通道資源之間提供可靠、高效的硬件連接。對于大規(guī)模、高頻數(shù)字器件，測試負(fù)載板的設(shè)計制作尤為重要，需要經(jīng)驗豐富的PCB工程師完成，以防信號完整性問題如反射、振鈴、串?dāng)_等影響測試結(jié)果。此外，PCB的材料、層數(shù)、過孔選擇，元器件布局，以及電源線和地線設(shè)計均會影響電磁兼容性。因此，高速PCB設(shè)計是一項高度專業(yè)化的工作。
測試程序
測試程序軟件包含著控制測試設(shè)備的指令序列，如上電、向輸入引腳施加時鐘和向量、檢測輸出引腳、將輸出信號與預(yù)先存儲好的預(yù)期響應(yīng)進(jìn)行比較等。現(xiàn)代化的測試儀還可以提供輸入信號的波形選擇、屏蔽輸出信號、感知高阻狀態(tài)以及多種復(fù)雜的功能。
數(shù)據(jù)分析
ATE（自動測試設(shè)備）收集的數(shù)據(jù)至關(guān)重要，它不僅幫助判斷被測器件是否達(dá)到質(zhì)量標(biāo)準(zhǔn)，還為制造過程提供關(guān)鍵反饋，并揭示設(shè)計中的潛在弱點。如果器件沒有通過測試，當(dāng)然可以立即指出該器件有問題。但是，即使器件通過了測試，也不能說該器件就是合格的，除非測試過程的故障覆蓋率達(dá)到了100%。對測試數(shù)據(jù)的分析可以提供有關(guān)器件質(zhì)量的信息。由于制造過程中會有一些隨機(jī)的偏差，所以器件的特性也會有高低之分。測試數(shù)據(jù)分析還可以將那些性能高于平均水平的芯片挑選出來。
相關(guān)標(biāo)準(zhǔn)
中國標(biāo)準(zhǔn)
《大規(guī)模集成電路（LSI）封裝印制電路板共通設(shè)計結(jié)構(gòu)》（標(biāo)準(zhǔn)號：GB/T43863-2024）標(biāo)準(zhǔn)為大規(guī)模集成電路、封裝基板及封裝的設(shè)計提供了統(tǒng)一的格式和規(guī)則要求，為相關(guān)方設(shè)計數(shù)據(jù)的交換和處理、信息和結(jié)果的共享提供了統(tǒng)一遵循的原則。該標(biāo)準(zhǔn)的發(fā)布將為中國集成電路的自主設(shè)計制造和測試水平的提升發(fā)揮重要支撐作用。
國際標(biāo)準(zhǔn)
JEDEC標(biāo)準(zhǔn)是由1958年成立的固態(tài)技術(shù)協(xié)會（Joint Electron Device Engineering Council，JEDEC）發(fā)布的國際上微電子產(chǎn)業(yè)的領(lǐng)導(dǎo)標(biāo)準(zhǔn)。大半個世紀(jì)以來，JEDEC所制定的固態(tài)器件（半導(dǎo)體）開發(fā)測試方法和產(chǎn)品標(biāo)準(zhǔn)為全球電子行業(yè)所采納和通行。
發(fā)展趨勢
小型化
集成電路封裝繼續(xù)朝著超小型化的方向發(fā)展，出現(xiàn)了與芯片尺寸大小相同的超小型化封裝形式晶圓級封裝技術(shù)（WLP）。集成電路封裝的小型化趨向，低成本、高質(zhì)量、短交貨期、外形尺寸符合國際標(biāo)準(zhǔn)都是小型化所必需的條件。
高密度化
從高密度封裝的定義分析，有些是通過輸入/輸出間距或互連線間距來定義，有些則是按外殼定義，它必須與芯片共同設(shè)計成所要求的形式。無論如何定義，高密度封裝是對高性能集成電路和系統(tǒng)的一種要求。由于元器件的集成度越來越高，要求封裝的引腳數(shù)越來越多，引腳間的間距越來越小，從而使封裝的難度也越來越大。
適應(yīng)多引腳
外引線越來越多是IC封裝的一大特點，當(dāng)然也是難點，因為引線間距不可能無限小到0.5mm以下，再次流焊時焊料難以穩(wěn)定供給，故障率很高。多引腳封裝是今后的主流，而TCP（載帶封裝）和BGA（球柵陣列）將能滿足這一要求。
適應(yīng)高發(fā)熱
由于集成電路的功耗越來越大，封裝的熱阻也會因為尺寸的縮小而增大，電子機(jī)器的使用環(huán)境復(fù)雜，從空調(diào)環(huán)境、車內(nèi)環(huán)境、地下環(huán)境到發(fā)動機(jī)機(jī)箱及強(qiáng)烈爆炸環(huán)境等，因而必須解決封裝的散熱問題。在高溫條件下，必須保證長期工作的穩(wěn)定性和可靠性。例如，以KGD、CSP為代表的小型化、薄型化封裝，提高性能的各種封裝方式都是為了提高封裝的散熱性。
適應(yīng)高溫環(huán)境
高溫環(huán)境下，IC芯片上的鍵合焊墊與金絲的連接處，即Au/Al連接部位，由于密封材料溶劑型低溴環(huán)氧樹脂的分解游離產(chǎn)生腐蝕性強(qiáng)的鹵化物使之粘貼，生成易升華的溴化銨，形成空隙，使Au/A1連接處的接觸電阻增大，出現(xiàn)接觸不良甚至斷線。
適應(yīng)高可靠性
性能穩(wěn)定、工作可靠、壽命長是對一切電子產(chǎn)品的要求，對IC尤其如此。金屬和陶瓷封裝IC的可靠性已經(jīng)很高，完全適應(yīng)各種軍事要求，但是成本太高，已經(jīng)成為能否廣泛應(yīng)用的制約因素。為了適應(yīng)新的封裝要求，金屬和陶瓷封裝還有許多技術(shù)難題亟待解決。
考慮環(huán)保要求
進(jìn)入21世紀(jì)以來，環(huán)保給電子產(chǎn)品以及半導(dǎo)體、電子部件帶來一個新的研究課題，突出的問題是廢棄的電子產(chǎn)品中鉛的溶解引起酸雨，對地下水的污染，侵入人體內(nèi)危害人體的健康；使用的樹脂等含鹵化物的溶解或者燃燒對環(huán)境產(chǎn)生的危害等。因此對IC封裝技術(shù)發(fā)展而言，無鉛焊料的高熔點化，會要求半導(dǎo)體部件、封裝的耐熱性條件更加嚴(yán)格。
參考資料 >
大規(guī)模集成電路（LSI） 封裝 印制電路板共通設(shè)計結(jié)構(gòu).全國標(biāo)準(zhǔn)信息公共服務(wù)平臺.2024-05-22
中國電科15所主導(dǎo)制定的集成電路領(lǐng)域國家標(biāo)準(zhǔn)正式發(fā)布.中電太極集團(tuán)官方公眾號.2024-05-22
科學(xué)有力量 | 大話集成電路（86）：國際封裝標(biāo)準(zhǔn)JEDEC是什么？.山西省科技館官方公眾號.2024-05-22
技經(jīng)觀察丨芯片3D封裝——延續(xù)摩爾定律的重要技術(shù)方向之一 .搜狐.2024-05-12
引線鍵合(Wire Bonding)——將芯片裝配到PCB上的方法.SKhynix Newsroom.2024-06-02
[半導(dǎo)體后端工藝：第七篇] 晶圓級封裝工藝.SKhynix Newsroom.2024-06-02
什么是SOP封裝？有哪些種類和特點？.電子發(fā)燒友.2024-06-02
QFN封裝.電子工程世界.2024-06-02
先進(jìn)的芯片尺寸封裝(CSP)技術(shù).半導(dǎo)體封裝工程師之家.2024-06-02
Leadless Chip Carrier.evergreen semiconductor.2024-06-02