與門（英語：AND gate）又稱“與電路”、邏輯“積”、邏輯“與”電路。是執行“與”運算的基本邏輯門電路。邏輯門是描述事件之間因果邏輯關系的樞紐，基本門包括與門、或門和非門。當且僅當組成頂事件的全部輸入事件皆發生時，輸出的頂事件才會發生，這種邏輯門便被稱為與門。與門邏輯可以看作是一個在滿足所有輸入條件時輸出信號的電路，它有多個輸入端，一個輸出端。當所有的輸入同時為高電平（邏輯1）時，輸出才為高電平，否則輸出為低電平（邏輯0）。
與門有3種邏輯符號，包括：形狀特征型符號（ANSI/IEEEStd 91-1984）、IEC矩形國標符號（IEC 60617-12）、DIN符號（DIN 40700）。
與門的實現方法包括使用CMOS邏輯、NMOS邏輯、PMOS邏輯以及二極管實現等。
定義
與門（AND Gate）又稱“與電路”在我國臺灣地區也被稱為“及閘”。執行“與”運算的基本門電路。是故障樹中運用最多的兩個門之一。有幾個輸入端，只有一個輸出端。當所有的輸入同時為“1”電平時，輸出才為“1”電高，否則輸出為“0”電平。
與的含義
只有當決定一件事的所有條件都具備時，這個事件才會發生。邏輯與也稱邏輯乘。
與門表達式
Y=ab
電路狀態表
二極管實現原理
如圖：為二極管與門電路，Vcc = 10v，假設3v及以上代表高電平，0.7及以下表低電平，
下面根據圖中情況具體分析一下，
1.?Ua=Ub=0v時，D1，D2正向偏置，兩個二極管均會導通，
此時Uy點電壓即為二極管導通電壓，也就是D1,D2導通電壓0.7v.
2.當Ua，Ub一高一低時，不妨假設Ua?=?3v，Ub?=?0v，這時我們不妨先從D2開始分析，
D2會導通，導通后D2壓降將會被限制在0.7v，那么D1由于右邊是0.7v左邊是3v所以會反向偏置
截止，因此最后Uy為0.7v，這里也可以從D1開始分析，如果D1導通，那么Uy應當為3.7v，
此時D2將導通，那么D2導通，壓降又會變回0.7，最終狀態Uy仍然是0.7v.
3.?Va=Vb=3v，這個情況很好理解，?D1，D2都會正偏，Uy被限定在3.7V.
總結(借用個定義)：通常二極管導通之后，如果其陰極電勢是不變的，那么就把它的陽極電位固定在比陰極高0.7V的電位上；如果其陽極電位是不變的，那么就把它的陰極電位固定在比陽極低0.7V的電位上，人們把導通后二極管的這種作用叫做鉗位。
集成電路
與門是基本的邏輯門，因此在TTL和CMOS集成電路中都是可以使用的。標準的74系列CMOS集成電路有74X08、74X09（OC），包含四個獨立的2輸入與門；74X11，包含三個獨立的3輸入與門；74x21，包含兩個獨立的4輸入與門。CD4000系列集成電路有：CD4081，包含四個2輸入端與門；CD4082，包含兩個4輸入端與門。引腳分配如下：
參考資料 >
一文弄懂與門/或門/非門和組合邏輯電路.昌暉儀表網.2024-03-23
mos管與門電路圖詳解及概述-CMOS邏輯門電路原理圖分析-KIA MOS管.廣東可易亞半導體官網.2024-03-23