來源：互聯(lián)網(wǎng)
宏單元（或邏輯單元）是PLD/FPGA的最基本單元，不同產(chǎn)品對(duì)這種基本單元的叫法不同，如LE，MC，CLB，Slices等，但每個(gè)基本單元一般都包括兩部分，一部分實(shí)現(xiàn)組合邏輯，另一部分實(shí)現(xiàn)時(shí)序邏輯。
正文
各個(gè)廠家的定義可能不一樣。對(duì)阿爾特拉的芯片，每個(gè)基本單元含一個(gè)觸發(fā)器；對(duì)Xilinx的部分芯片，每個(gè)基本單元單元含兩個(gè)觸發(fā)器。一般不用“門”的數(shù)量衡量PLD/FPGA的大小，因?yàn)楦骷覍?duì)門數(shù)的算法不一樣，象ALTERA和Xilinx對(duì)門的計(jì)算結(jié)果就差了一倍，推薦用觸發(fā)器的多少來衡量芯片的大小。如10萬門的Xilinx的XC2S100有1200個(gè)slices，即含2400個(gè)觸發(fā)器；5萬門的ALTERA的1K50則含2880個(gè)LE，即2880個(gè)觸發(fā)器
參考資料 >